基于Xilinx FPGA的千兆以太網(wǎng)及E1信號的光纖傳輸
目前,隨著多媒體應(yīng)用的普及,千兆位以太網(wǎng)已經(jīng)發(fā)展成為主流網(wǎng)絡(luò)技術(shù)。大到成千上萬人的大型企業(yè),小到幾十人的中小型企業(yè),在建設(shè)企業(yè)局域網(wǎng)時都會把千兆位以太網(wǎng)技術(shù)作為...
分類:EDA/PLD/PLC 時間:2010-07-01 閱讀:4010 關(guān)鍵詞:基于Xilinx FPGA的千兆以太網(wǎng)及E1信號的光纖傳輸XC5VLX30TFPGA以太網(wǎng)
使用Xilinx FPGA適應(yīng)不斷變化的廣播視頻潮流
電視臺的演播室需要在不替換龐大的以同軸電纜構(gòu)建的基礎(chǔ)架構(gòu)的情況下,將模擬音頻和視頻轉(zhuǎn)換為數(shù)字音頻和視頻,這樣就逐漸形成了傳輸非壓縮標(biāo)清視頻的串行數(shù)字接口(SDI)協(xié)...
分類:EDA/PLD/PLC 時間:2010-06-29 閱讀:2270 關(guān)鍵詞:使用Xilinx FPGA適應(yīng)不斷變化的廣播視頻潮流FPGA
視頻監(jiān)控以其直觀、方便、信息內(nèi)容豐富而廣泛應(yīng)用于許多場合。視頻監(jiān)控成為人們生活中不可缺少的技術(shù)。在一些危險場所,用視頻監(jiān)控代替人工監(jiān)視,可以保證人們的生命安全。...
分類:EDA/PLD/PLC 時間:2010-06-29 閱讀:2316 關(guān)鍵詞:基于FPGA的多路視頻通道控制SAA7111EP3C25F324C8MAX4312FPGA
摘要:隨著數(shù)據(jù)存儲量的日益加大以及存儲速度的加快,大容量的高速存儲變得越來越重要。內(nèi)存條既能滿足大容量的存儲又能滿足讀寫速度快的要求,這樣使得對內(nèi)存條控制的應(yīng)用...
分類:EDA/PLD/PLC 時間:2010-06-29 閱讀:4334 關(guān)鍵詞:基于FPGA的DDR內(nèi)存條的控制研究EP2C20F484C6HYMD564M646CP6-JFPGADDR內(nèi)存條
基于DSP與FPGA的全姿態(tài)指引儀圖形顯示系統(tǒng)設(shè)計
摘要:針對機(jī)載電子全姿態(tài)指引儀顯示圖形信息的特征及其變化特點(diǎn),在系統(tǒng)初始化時將圖形內(nèi)容分為背景層、填充層和動態(tài)字符層三層,運(yùn)算過程中只改變根據(jù)參數(shù)變化的填充層和...
分類:EDA/PLD/PLC 時間:2010-06-29 閱讀:2050 關(guān)鍵詞:基于DSP與FPGA的全姿態(tài)指引儀圖形顯示系統(tǒng)設(shè)計DSPFPGA
Altera發(fā)布單片F(xiàn)PGA高清晰互聯(lián)網(wǎng)協(xié)議監(jiān)視攝像機(jī)
Altera公司今天發(fā)布業(yè)界第一款單片F(xiàn)PGA高清晰(HD)互聯(lián)網(wǎng)協(xié)議(IP)監(jiān)視攝像機(jī)參考設(shè)計,進(jìn)一步為監(jiān)視市場提供擴(kuò)展FPGA解決方案。這一獨(dú)特的解決方案采用了Altera低成本CycloneIII或者CycloneIVFPGA以及Eyelyt
分類:EDA/PLD/PLC 時間:2010-06-25 閱讀:4000 關(guān)鍵詞:Altera發(fā)布單片F(xiàn)PGA高清晰互聯(lián)網(wǎng)協(xié)議監(jiān)視攝像機(jī)FPGA
引 言 并行測試的實(shí)現(xiàn)途徑分為軟件方式和硬件方式。用軟件方式實(shí)現(xiàn)并行測試,關(guān)鍵是對測試任務(wù)的分解和調(diào)度,但可能會產(chǎn)生競爭或者死鎖現(xiàn)象。因此,在測試資源有限并且...
分類:EDA/PLD/PLC 時間:2010-06-24 閱讀:3230 關(guān)鍵詞:FPGA的并行多通道激勵信號產(chǎn)生模塊AD9854EP2C35FPGA信號
摘要:H.264是現(xiàn)有最重要數(shù)據(jù)壓縮編碼國際標(biāo)準(zhǔn)之一。同時快速運(yùn)動估計算法一直是視頻壓縮中的研究熱點(diǎn)。本文針對一些快速估計算法過早確定了搜索方向,容易陷入局部最小點(diǎn)...
分類:EDA/PLD/PLC 時間:2010-06-24 閱讀:3197 關(guān)鍵詞:一種基于H.264的快速運(yùn)動估計算法MPEG-4
整合ARM、FPGA與可編程模擬電路設(shè)計的單芯片技術(shù)
如果世上真的有典型或者通用的嵌入式系統(tǒng)應(yīng)用,主流半導(dǎo)體公司的產(chǎn)品目錄一定會薄很多?,F(xiàn)在設(shè)計人員不僅要從多種處理器架構(gòu)中進(jìn)行選擇(大多數(shù)嵌入式系統(tǒng)設(shè)計都以處理器內(nèi)...
分類:EDA/PLD/PLC 時間:2010-06-24 閱讀:2506 關(guān)鍵詞:整合ARM、FPGA與可編程模擬電路設(shè)計的單芯片技術(shù)FPGAARM芯片
基于網(wǎng)絡(luò)處理器的可編程路由器技術(shù)研究
摘要:網(wǎng)絡(luò)處理器是一種可編程處理器,用于高效的處理網(wǎng)絡(luò)中的數(shù)據(jù)流。網(wǎng)絡(luò)處理器具有廣泛的用途,基于網(wǎng)絡(luò)處理器的路由器同使用通用處理器的路由器和使用專用集成電路的路...
分類:EDA/PLD/PLC 時間:2010-06-23 閱讀:2822 關(guān)鍵詞:基于網(wǎng)絡(luò)處理器的可編程路由器技術(shù)研究IXP1200處理器路由器
摘要:集成電路設(shè)計越來越向系統(tǒng)級的方向發(fā)展,解決模塊間的接口問題顯得尤為重要。 SPI 串行總線是一種常用的標(biāo)準(zhǔn)接口,其使用簡單方便而且占用系統(tǒng)資源少,應(yīng)用相當(dāng)廣泛...
分類:EDA/PLD/PLC 時間:2010-06-23 閱讀:3522 關(guān)鍵詞:基于FPGA的可復(fù)用通信接口設(shè)計FPGA接口
摘要:Matlab具有很強(qiáng)的數(shù)值計算和分析等能力,而C/C++是目前最為流行的程序設(shè)計語言,兩者互補(bǔ)結(jié)合的混合編程在科學(xué)研究和工程實(shí)踐中具有非常重要的意義。從Matlab調(diào)用C/C++...
分類:EDA/PLD/PLC 時間:2010-06-23 閱讀:10919 關(guān)鍵詞:Matlab與C/C++混合編程接口及應(yīng)用TEST3TEST2TEST1C/C++接口
FPGA并行數(shù)字序列傳輸與接口技術(shù)應(yīng)用
摘要:本文介紹了FPGA多路數(shù)據(jù)并行處理中所普遍遇到的序列傳輸與界面問題;提出了一系列具有普遍實(shí)際意義的處理方法,并以人工神經(jīng)網(wǎng)絡(luò)控制算法為例進(jìn)行了軟、硬件綜合處理過...
分類:EDA/PLD/PLC 時間:2010-06-23 閱讀:3059 關(guān)鍵詞:FPGA并行數(shù)字序列傳輸與接口技術(shù)應(yīng)用FPGA接口
藍(lán)牙HCI-UART主控制接口的FPGA設(shè)計與實(shí)現(xiàn)
摘要:藍(lán)牙技術(shù)作為一種短距離的無線通信技術(shù),具有巨大的發(fā)展?jié)摿?本文意從HCI層進(jìn)行藍(lán)牙技術(shù)的應(yīng)用開發(fā)。本文首先介紹了HCI和UART的結(jié)構(gòu)與原理,在分析和比較HCI三種類型接...
分類:EDA/PLD/PLC 時間:2010-06-23 閱讀:3656 關(guān)鍵詞:藍(lán)牙HCI-UART主控制接口的FPGA設(shè)計與實(shí)現(xiàn)RS-232藍(lán)牙接口FPGA
對FPGA進(jìn)行系統(tǒng)設(shè)計的Xilinx軟件使用方法
Solution:在對FPGA設(shè)計進(jìn)行最初步的系統(tǒng)規(guī)劃的時候,需要進(jìn)行模塊劃分,模塊接口定義等工作。通常,我們只能在紙上進(jìn)行設(shè)計。雖然在紙上我們可以很隨意地書寫,而用紙畫的...
分類:EDA/PLD/PLC 時間:2010-06-22 閱讀:2483 關(guān)鍵詞:對FPGA進(jìn)行系統(tǒng)設(shè)計的Xilinx軟件使用方法FPGAXilinx軟件
帶服務(wù)能夠支持三重應(yīng)用(即支持語音、視頻和數(shù)據(jù))至英里的客戶,例如持續(xù)發(fā)展的小商業(yè)和住宅。FTTx中的主角是GPON(吉比特?zé)o源光網(wǎng)絡(luò),Gigabit Passive Optical Network...
分類:EDA/PLD/PLC 時間:2010-06-21 閱讀:3240 關(guān)鍵詞:針對GPON突發(fā)模式接收器的低功耗FPGA解決方案接收器FPGA
基于FPGA的電網(wǎng)實(shí)時數(shù)據(jù)采集與控制
0 引言 隨著科學(xué)技術(shù)和國民經(jīng)濟(jì)的快速發(fā)展,各種工業(yè)生產(chǎn)對電力系統(tǒng)對電能質(zhì)量的要求越來越高,因此,對電網(wǎng)參數(shù)進(jìn)行實(shí)時檢測與分析具有重要的意義。要解決電能質(zhì)量問題...
分類:EDA/PLD/PLC 時間:2010-06-21 閱讀:2407 關(guān)鍵詞:基于FPGA的電網(wǎng)實(shí)時數(shù)據(jù)采集與控制ADS7864FPGA數(shù)據(jù)采集
之前探討過PS/2鍵盤編解碼以及數(shù)據(jù)傳輸協(xié)議,這次自己動手實(shí)現(xiàn)了利用FPGA接收鍵盤編碼,然后通過串口傳輸?shù)絇C。做的比較簡單,只是通過FPGA把大寫字母A-Z轉(zhuǎn)換成相應(yīng)的ASCII碼,只要字母按鍵被按下,就能在串口調(diào)試助...
分類:EDA/PLD/PLC 時間:2010-06-21 閱讀:3907 關(guān)鍵詞:verilog PS2鍵盤解碼程序RS232verilog解碼程序
==========================================================================//------------------------------------------------
分類:EDA/PLD/PLC 時間:2010-06-21 閱讀:5429 關(guān)鍵詞:好用的Verilog串口UART程序Verilog串口
DCM概述DCM內(nèi)部是DLL(DelayLockLoop(?)結(jié)構(gòu),對時鐘偏移量的調(diào)節(jié)是通過長的延時線形成的。DCM的參數(shù)里有一個PHASESHIFT(相移),可以從0變到255。所以我們可以假設(shè)內(nèi)部結(jié)構(gòu)里從clkin到clk_1x之間應(yīng)該有256
分類:EDA/PLD/PLC 時間:2010-06-21 閱讀:5775 關(guān)鍵詞:FPGA DCM時鐘管理單元簡介及原理FPGA時鐘管理

























