基于FPGA的UART設(shè)計(jì)與實(shí)現(xiàn)
0 引言 通用異步收發(fā)器(Universal Asynchronous Receiver／Transmitter，UART)可以和各種標(biāo)準(zhǔn)串行接口，如RS 232和RS 485等進(jìn)行全雙工異步通信，具有傳輸距離遠(yuǎn)、成本低...
分類：EDA/PLD/PLC 時(shí)間：2010-08-09 閱讀：6219 關(guān)鍵詞：基于FPGA的UART設(shè)計(jì)與實(shí)現(xiàn)UART設(shè)計(jì)
SOPC中NiosII的LCD顯示驅(qū)動(dòng)IP設(shè)計(jì)
摘要：針對(duì)SOPC Builder系統(tǒng)沒有提供128064液晶模塊驅(qū)動(dòng)的問題，以CBGl28064液晶模塊為例，采用有限狀態(tài)機(jī)，用Verilog HDL語言設(shè)計(jì)了顯示驅(qū)動(dòng)IP核，并構(gòu)建了基于NiosII嵌入...
分類：EDA/PLD/PLC 時(shí)間：2010-08-09 閱讀：2198 關(guān)鍵詞：SOPC中NiosII的LCD顯示驅(qū)動(dòng)IP設(shè)計(jì)顯示驅(qū)動(dòng)
高速突發(fā)模式誤碼測(cè)試儀的FPGA實(shí)現(xiàn)方案
摘要：突發(fā)模式誤碼測(cè)試儀與一般連續(xù)誤碼測(cè)試儀不同，其接收端在誤碼比對(duì)前要實(shí)現(xiàn)在十幾位內(nèi)，對(duì)具有相位跳變特點(diǎn)的信號(hào)進(jìn)行時(shí)鐘提取和數(shù)據(jù)恢復(fù)，并且在誤碼比對(duì)時(shí)須濾除前...
分類：EDA/PLD/PLC 時(shí)間：2010-08-09 閱讀：2581 關(guān)鍵詞：高速突發(fā)模式誤碼測(cè)試儀的FPGA實(shí)現(xiàn)方案RS232誤碼測(cè)試儀
基于FPGA的短波發(fā)射機(jī)自動(dòng)調(diào)諧系統(tǒng)的設(shè)計(jì)
1．前言 短波發(fā)射主要用于各廣播電臺(tái)之間，各核潛艇之間的相互通信。發(fā)射機(jī)主要由電控邏輯裝置、過荷保護(hù)裝置、頻率預(yù)置和自動(dòng)調(diào)諧裝置等組成。為了保證發(fā)射機(jī)能工作在...
分類：EDA/PLD/PLC 時(shí)間：2010-08-09 閱讀：1386 關(guān)鍵詞：基于FPGA的短波發(fā)射機(jī)自動(dòng)調(diào)諧系統(tǒng)的設(shè)計(jì)短波發(fā)射機(jī)
基于CPLD／FPGA的CMI編碼設(shè)計(jì)與實(shí)現(xiàn)
0 引言 CMI碼是傳號(hào)反轉(zhuǎn)碼的簡稱，它是一種應(yīng)用于PCM四次群和光纖傳輸系統(tǒng)中的常用線路碼型，具有碼變換設(shè)備簡單、有較多的電平躍變，含有豐富的定時(shí)信息，便于時(shí)鐘提取...
分類：EDA/PLD/PLC 時(shí)間：2010-08-09 閱讀：1693 關(guān)鍵詞：基于CPLD／FPGA的CMI編碼設(shè)計(jì)與實(shí)現(xiàn)CMI編碼
基于NiosⅡ軟核處理器下SD卡驅(qū)動(dòng)設(shè)計(jì)
近年來，基于FPGA的軟核處理器以其高度的設(shè)計(jì)靈活性和低成本在嵌入式市場(chǎng)中得到重視并不斷發(fā)展。其中具有代表性的軟核處理器有Ahera的NiosⅡ處理器和Xilinx的MicroBlaze處...
分類：EDA/PLD/PLC 時(shí)間：2010-08-09 閱讀：1972 關(guān)鍵詞：基于NiosⅡ軟核處理器下SD卡驅(qū)動(dòng)設(shè)計(jì)SD卡驅(qū)動(dòng)軟核處理器
高速移動(dòng)下OFDM均衡器的FPGA實(shí)現(xiàn)
0 引言 正交頻分復(fù)用(OFDM)是一種正交多載波調(diào)制技術(shù)，它將寬帶頻率選擇性衰落信道轉(zhuǎn)換成一系列窄帶平坦衰落信道，在克服信道多徑衰落所引起的碼間干擾，實(shí)現(xiàn)高數(shù)據(jù)傳輸...
分類：EDA/PLD/PLC 時(shí)間：2010-08-06 閱讀：2311 關(guān)鍵詞：高速移動(dòng)下OFDM均衡器的FPGA實(shí)現(xiàn)OFDM均衡器
FPGA在短波發(fā)射機(jī)自動(dòng)調(diào)諧系統(tǒng)中的應(yīng)用
1．前言 短波發(fā)射主要用于各廣播電臺(tái)之間，各核潛艇之間的相互通信。發(fā)射機(jī)主要由電控邏輯裝置、過荷保護(hù)裝置、頻率預(yù)置和自動(dòng)調(diào)諧裝置等組成。為了保證發(fā)射機(jī)能工作在...
分類：EDA/PLD/PLC 時(shí)間：2010-08-06 閱讀：1587 關(guān)鍵詞：FPGA在短波發(fā)射機(jī)自動(dòng)調(diào)諧系統(tǒng)中的應(yīng)用MAX127FPGA短波發(fā)射機(jī)
基于OFDM系統(tǒng)的頻域同步估計(jì)技術(shù)
同步部分概述 正交頻分復(fù)用(OFDM)系統(tǒng)的一個(gè)重要問題是對(duì)頻率偏移非常敏感，很小的頻率偏移都會(huì)造成系統(tǒng)性能的嚴(yán)重下降。另外收發(fā)端采樣鐘不匹配，也會(huì)導(dǎo)致有用數(shù)據(jù)信號(hào)...
分類：EDA/PLD/PLC 時(shí)間：2010-08-05 閱讀：2368 關(guān)鍵詞：基于OFDM系統(tǒng)的頻域同步估計(jì)技術(shù)頻域同步估計(jì)技術(shù)
基于FPGA技術(shù)的RFID板級(jí)標(biāo)簽設(shè)計(jì)與實(shí)現(xiàn)
射頻識(shí)別（RadioFrequencyIdentification，RFID）技術(shù)是一種新興的非接觸式自動(dòng)識(shí)別技術(shù)，在工業(yè)自動(dòng)化、商業(yè)自動(dòng)化、交通運(yùn)輸控制管理、防偽及軍事等眾多領(lǐng)域都有廣泛的應(yīng)用前景。它利用無線射頻方式進(jìn)行非接觸雙向...
分類：EDA/PLD/PLC 時(shí)間：2010-08-04 閱讀：1533 關(guān)鍵詞：基于FPGA技術(shù)的RFID板級(jí)標(biāo)簽設(shè)計(jì)與實(shí)現(xiàn)RFID板級(jí)標(biāo)簽
摘要：基于FPGA的應(yīng)用技術(shù)，采用Altera公司DE2-70開發(fā)板的CycloneⅡ系列EP2C70作為器件，設(shè)計(jì)了一種基于FPGA的新型可調(diào)信號(hào)發(fā)生器。通過QuartusⅡ軟件及Vetilog HDL編程語...
分類：EDA/PLD/PLC 時(shí)間：2010-08-04 閱讀：3400 關(guān)鍵詞：基于FPGA的可調(diào)信號(hào)發(fā)生器EP2C70可調(diào)信號(hào)發(fā)生器
基于FPGA的模擬信號(hào)波形的實(shí)現(xiàn)
1 引言 波形發(fā)生器已經(jīng)廣泛的應(yīng)用在通信、控制、測(cè)量等各個(gè)領(lǐng)域，如鋸齒波、正弦波、方波等波形常用于電路的設(shè)計(jì)與調(diào)試。隨著電子技術(shù)的迅猛發(fā)展，數(shù)字化正逐漸地成為電...
分類：EDA/PLD/PLC 時(shí)間：2010-08-03 閱讀：2036 關(guān)鍵詞：基于FPGA的模擬信號(hào)波形的實(shí)現(xiàn)
賽靈思ISE12.2設(shè)計(jì)套件強(qiáng)化部分可重配置FPGA技術(shù)
賽靈思公司（Xilinx,Inc.）近日宣布推出其第四代部分可重配置設(shè)計(jì)流程，以及智能時(shí)鐘門控技術(shù)的多項(xiàng)全新強(qiáng)化方案，可針對(duì)Virtex-6FPGA設(shè)計(jì)中BRAM(block-RAM)降低24%的動(dòng)態(tài)功耗。設(shè)計(jì)人員即日起即可下載ISE12.2設(shè)計(jì)套
分類：EDA/PLD/PLC 時(shí)間：2010-07-30 閱讀：3457 關(guān)鍵詞：賽靈思ISE12.2設(shè)計(jì)套件強(qiáng)化部分可重配置FPGA技術(shù)FPGA
賽靈思宣布推出ISE12.2強(qiáng)化部分可重配置FPGA技術(shù)
全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司宣布推出第四代部分可重配置設(shè)計(jì)流程，以及智能時(shí)鐘門控技術(shù)的多項(xiàng)全新強(qiáng)化方案，可針對(duì)Virtex™®-6FPGA設(shè)計(jì)中BRAM(block-RAM)降低24%的動(dòng)態(tài)功耗。設(shè)計(jì)人員即日起即可下載...
分類：EDA/PLD/PLC 時(shí)間：2010-07-29 閱讀：3151 關(guān)鍵詞：賽靈思宣布推出ISE12.2強(qiáng)化部分可重配置FPGA技術(shù)可重配置FPGA
Hittite微波公司是通信及軍用市場(chǎng)的世界級(jí)供應(yīng)商，可提供完整的基于單片微波集成電路解決方案。日前，Hittite公司全新推出4款高速邏輯器件HMC720LP3E,HMC721LP3E,HMC722LP3E,及HMC723LP3E，豐富了其不斷增
分類：EDA/PLD/PLC 時(shí)間：2010-07-28 閱讀：4185 關(guān)鍵詞：Hittite公司全新推出4款高速邏輯器件速邏輯器件
基于Verilog HDL的UART模塊設(shè)計(jì)與仿真
摘要：通用異步收發(fā)器UART常用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換，針對(duì)UART的特點(diǎn)，提出了一種基于Ver4log HDL的UART設(shè)計(jì)方法。采用自頂向下的設(shè)計(jì)路線，結(jié)合狀態(tài)機(jī)的描述形式，...
分類：EDA/PLD/PLC 時(shí)間：2010-07-28 閱讀：4584 關(guān)鍵詞：基于Verilog HDL的UART模塊設(shè)計(jì)與仿真RS-232Verilog
基于Multisim 9的數(shù)字電子鐘設(shè)計(jì)與仿真
數(shù)字電子鐘是用數(shù)字集成電路構(gòu)成并有數(shù)字顯示特點(diǎn)的一種現(xiàn)代計(jì)數(shù)器，與傳統(tǒng)的機(jī)械計(jì)時(shí)器相比，它具有走時(shí)準(zhǔn)、顯示直觀、無機(jī)械磨損等，因而廣泛應(yīng)用于車站、碼頭、商店等公...
分類：EDA/PLD/PLC 時(shí)間：2010-07-19 閱讀：4759 關(guān)鍵詞：基于Multisim 9的數(shù)字電子鐘設(shè)計(jì)與仿真仿真計(jì)數(shù)器
基于FPGA的自適應(yīng)譜線增強(qiáng)系統(tǒng)設(shè)計(jì)
0 引 言 在信號(hào)采集與處理中，常只關(guān)心具有較窄帶寬和較強(qiáng)周期特征的信號(hào)，這時(shí)寬帶噪聲成為必須濾除的有害成分。信號(hào)的頻譜攜帶著信源最本質(zhì)的特征，但是實(shí)際采集的...
分類：EDA/PLD/PLC 時(shí)間：2010-07-14 閱讀：2096 關(guān)鍵詞：基于FPGA的自適應(yīng)譜線增強(qiáng)系統(tǒng)設(shè)計(jì)EP2C8F256C6TLC5510FPGA
Hittite公司于近日推出3款全新的邏輯器件，支持的數(shù)據(jù)傳輸率達(dá)43-45Gbps，時(shí)鐘頻率達(dá)43GHz。該系列應(yīng)用廣泛，支持許多熱門的光領(lǐng)域、網(wǎng)絡(luò)、存儲(chǔ)區(qū)域網(wǎng)絡(luò)等的標(biāo)準(zhǔn)，包括100GbE,40G(D)QPSK和100GDP-QPSK調(diào)制。HMC
分類：EDA/PLD/PLC 時(shí)間：2010-07-13 閱讀：3975 關(guān)鍵詞：Hittite推出3款全新43-45 Gbps高速邏輯器件HMC841LC4BHMC842LC4B邏輯器件觸發(fā)器
基于GEF和EMF的JavaEE快速開發(fā)工具設(shè)計(jì)
0 引 言 作為Java語言的，Sun公司在1999年底發(fā)布了企業(yè)級(jí)Java平臺(tái)J2EE——Java 2 Enterise Edition。隨著J2EE 1.5標(biāo)準(zhǔn)的發(fā)布，Sun將J2EE正式更名為JavaEE。JavaEE并非...
分類：EDA/PLD/PLC 時(shí)間：2010-07-12 閱讀：2570 關(guān)鍵詞：基于GEF和EMF的JavaEE快速開發(fā)工具設(shè)計(jì)JavaEE
