ISP技術(shù)在數(shù)字電路實(shí)驗(yàn)中的應(yīng)用
1 ISP技術(shù) 在系統(tǒng)編程(In-System-Programming，ISP)技術(shù)是美國(guó)Lattice半導(dǎo)體公司首先提出來(lái)的一種能在產(chǎn)品設(shè)計(jì)、制造過程中的每個(gè)環(huán)節(jié)具有對(duì)其器件、電路或整個(gè)數(shù)字系統(tǒng)...
分類：EDA/PLD/PLC 時(shí)間：2010-07-12 閱讀：2327 關(guān)鍵詞：ISP技術(shù)在數(shù)字電路實(shí)驗(yàn)中的應(yīng)用ISP1016可編程邏輯器件｜數(shù)字電路
利用以太網(wǎng)硬件協(xié)仿真接口實(shí)現(xiàn)便捷和高帶寬的仿真
通常情況下，在設(shè)計(jì)基于FPGA的大型信號(hào)處理系統(tǒng)的時(shí)候，設(shè)計(jì)人員往往需要進(jìn)行費(fèi)時(shí)費(fèi)力的仿真。以Xilinx System Generator for DSP為代表的FPGA設(shè)計(jì)工具，通過提供可靠的硬...
分類：EDA/PLD/PLC 時(shí)間：2010-07-12 閱讀：2064 關(guān)鍵詞：利用以太網(wǎng)硬件協(xié)仿真接口實(shí)現(xiàn)便捷和高帶寬的仿真ML402仿真FPGA
功能仿真在FPGA的設(shè)計(jì)流程中是至關(guān)重要的，通過仿真可及時(shí)修改源程序的錯(cuò)誤，得到正確設(shè)計(jì)。傳統(tǒng)仿真方法是分別對(duì)每個(gè)獨(dú)立的FPGA功能模塊或子模塊進(jìn)行仿真，此方法有一弊處就是忽略了與其他器件的關(guān)聯(lián)，對(duì)可信度產(chǎn)生...
分類：EDA/PLD/PLC 時(shí)間：2010-07-10 閱讀：2198 關(guān)鍵詞：FPGA功能仿真方法拓展——集成環(huán)境仿真FPGA
基于FPGA的RGB到Y(jié)CrCb顏色空間轉(zhuǎn)換
0 引 言 隨著多媒體和通信技術(shù)的發(fā)展，視頻圖像處理的實(shí)時(shí)性成為人們關(guān)注的熱點(diǎn)。視頻圖像處理一般都是用數(shù)字信號(hào)處理器(digital signal processor，DSP)來(lái)完成的。為...
分類：EDA/PLD/PLC 時(shí)間：2010-07-09 閱讀：3737 關(guān)鍵詞：基于FPGA的RGB到Y(jié)CrCb顏色空間轉(zhuǎn)換FPGA
基于FPGA的彩色圖像Bayer變換實(shí)現(xiàn)
0 引言 圖像工程在國(guó)防、教育、金融、醫(yī)療、印刷、智能交通、工業(yè)自動(dòng)化、消費(fèi)類電子等許多領(lǐng)域獲得了廣泛應(yīng)用，發(fā)展十分迅速。眾所周知，圖像傳感器作為圖像系統(tǒng)的重...
分類：EDA/PLD/PLC 時(shí)間：2010-07-09 閱讀：4626 關(guān)鍵詞：基于FPGA的彩色圖像Bayer變換實(shí)現(xiàn)FPGA
基于FPGA平臺(tái)的抗DPA攻擊電路級(jí)防護(hù)技術(shù)研究
0 引言 近年來(lái)，現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)由于其高性能、低價(jià)格、高開發(fā)速度、方便的編程方式等特點(diǎn)得到了廣泛的應(yīng)用。但對(duì)FPGA進(jìn)行DPA(D...
分類：EDA/PLD/PLC 時(shí)間：2010-07-09 閱讀：2446 關(guān)鍵詞：基于FPGA平臺(tái)的抗DPA攻擊電路級(jí)防護(hù)技術(shù)研究ML501FPGA
降低FPGA設(shè)計(jì)的功耗是一種協(xié)調(diào)和平衡藝術(shù)
FPGA的功耗高度依賴于用戶的設(shè)計(jì)，沒有哪種單一的方法能夠?qū)崿F(xiàn)這種功耗的降低，如同其它多數(shù)事物一樣，降低功耗的設(shè)計(jì)就是一種協(xié)調(diào)和平衡藝術(shù)，在進(jìn)行低功耗器件的設(shè)計(jì)時(shí)，人們必須仔細(xì)權(quán)衡性能、易用性、成本、密度...
分類：EDA/PLD/PLC 時(shí)間：2010-07-08 閱讀：1948 關(guān)鍵詞：降低FPGA設(shè)計(jì)的功耗是一種協(xié)調(diào)和平衡藝術(shù)FPGA
Altera Quartus II開發(fā)軟件10.0版為高端FPGA提供支持
Altera公司日前宣布推出可編程邏輯業(yè)界的頂級(jí)軟件QuartusII開發(fā)軟件10.0版，為其CPLD、FPGA以及HardCopyASIC設(shè)計(jì)提供最高的性能和生產(chǎn)效率。QuartusII軟件10.0版可以為高密度設(shè)計(jì)提供比主要競(jìng)爭(zhēng)對(duì)手快2到3倍的
分類：EDA/PLD/PLC 時(shí)間：2010-07-08 閱讀：4428 關(guān)鍵詞：Altera Quartus II開發(fā)軟件10.0版為高端FPGA提供支持FPGA
基于Virtools 和串口通信的界面交互性的設(shè)計(jì)與實(shí)現(xiàn)
摘 要：本文介紹了一種采用Virtools 和串口通信實(shí)現(xiàn)人機(jī)界面交互的設(shè)計(jì)方法。下位機(jī)通過 串口通信的方式將采集的數(shù)據(jù)傳給上位機(jī)，上位機(jī)通過Virtools 的行為模組對(duì)這些數(shù)據(jù)...
分類：EDA/PLD/PLC 時(shí)間：2010-07-07 閱讀：3964 關(guān)鍵詞：基于Virtools 和串口通信的界面交互性的設(shè)計(jì)與實(shí)現(xiàn)Virtools 串口通信
由于種種原因，圖像在生成、傳輸、變換等過程中往往會(huì)受到各種噪聲的污染，從而導(dǎo)致圖像質(zhì)量退化。噪聲信號(hào)的濾波是圖像處理的基本任務(wù)之一，主要有線性濾波和非線性濾波兩...
分類：EDA/PLD/PLC 時(shí)間：2010-07-07 閱讀：3821 關(guān)鍵詞：基于×字形窗口的自適應(yīng)中值濾波算法
基于FPGA控制的溫度檢測(cè)無(wú)線發(fā)射接收系統(tǒng)
摘要：本文介紹基于FPGA控制的溫度檢測(cè)無(wú)線發(fā)射接收系統(tǒng)。本系統(tǒng)采甩EPlKl000C208-3作為控制，系統(tǒng)比較溫度是否超出人體溫度范圍，如果過高則發(fā)出降溫信號(hào)，如果過低則發(fā)出...
分類：EDA/PLD/PLC 時(shí)間：2010-07-07 閱讀：3034 關(guān)鍵詞：基于FPGA控制的溫度檢測(cè)無(wú)線發(fā)射接收系統(tǒng)PT2262PT2272LM75AR315AFPGA無(wú)線發(fā)射接收系統(tǒng)
針對(duì)H.264標(biāo)準(zhǔn)的快速運(yùn)動(dòng)估計(jì)算法 DCS算法
摘要：H．264是現(xiàn)有最重要數(shù)據(jù)壓縮編碼國(guó)際標(biāo)準(zhǔn)之一?？焖龠\(yùn)動(dòng)估計(jì)算法一直是視頻壓縮中的研究熱點(diǎn)。本文針對(duì)一些快速估計(jì)算法過早確定了搜索方向，容易陷入局部最小點(diǎn)，損...
分類：EDA/PLD/PLC 時(shí)間：2010-07-07 閱讀：2318 關(guān)鍵詞：針對(duì)H.264標(biāo)準(zhǔn)的快速運(yùn)動(dòng)估計(jì)算法 DCS算法MPEG-4DCS算法
基于VRML的虛擬機(jī)房的設(shè)計(jì)與實(shí)現(xiàn)
摘要：文章利用虛擬現(xiàn)實(shí)技術(shù)建立了一個(gè)基于VRML的虛擬機(jī)房，介紹了虛擬機(jī)房的開發(fā)過程，對(duì)場(chǎng)景的幾何建模、紋理映射、交互行為設(shè)計(jì)等關(guān)鍵技術(shù)進(jìn)行了闡述?！ RML(虛擬現(xiàn)...
分類：EDA/PLD/PLC 時(shí)間：2010-07-06 閱讀：2456 關(guān)鍵詞：基于VRML的虛擬機(jī)房的設(shè)計(jì)與實(shí)現(xiàn)虛擬機(jī)房
基于FPGA的任意波形發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)
摘要：本文提出了一種基于可編程邏輯器件(FPGA)芯片EP2C20F484的任意波形發(fā)生器的設(shè)計(jì)方法。完成了在FPGA的控制下，USB接口控制模塊、SRAM控制模塊、DA轉(zhuǎn)換模塊等協(xié)同工作...
分類：EDA/PLD/PLC 時(shí)間：2010-07-06 閱讀：4964 關(guān)鍵詞：基于FPGA的任意波形發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)CY7C68013CY7C68013AEP2C20F484AD9726發(fā)生器FPGA
摘要:以例舉的方式，闡述單片機(jī)C語(yǔ)言編程中有關(guān)標(biāo)志位的自定義以及對(duì)于其當(dāng)前狀態(tài)的保存問題。從標(biāo)志位的理念著手，探討在單片機(jī)C語(yǔ)言編程中自定義標(biāo)志位的必要性、自定義標(biāo)志位保存的必要性，以及自定義標(biāo)志位保存...
分類：EDA/PLD/PLC 時(shí)間：2010-07-06 閱讀：3223 關(guān)鍵詞：C51編程中的自定義“位”及其保存方案C51編程單片機(jī)C語(yǔ)言
基于FPGA/MCU的光電式滾轉(zhuǎn)角測(cè)量?jī)x
引言 對(duì)于智能化彈藥而言，彈丸滾轉(zhuǎn)角是執(zhí)行彈道修正功能、實(shí)現(xiàn)制導(dǎo)的重要初始參數(shù)，可通過安裝于彈體的陀螺儀或者磁探測(cè)模塊進(jìn)行測(cè)量，但在實(shí)驗(yàn)室環(huán)境下需要有一個(gè)外部...
分類：EDA/PLD/PLC 時(shí)間：2010-07-06 閱讀：4533 關(guān)鍵詞：基于FPGA/MCU的光電式滾轉(zhuǎn)角測(cè)量?jī)xMAX3232CSELM358DC8051F310LM318DEP1C3T144TPS76733TPS76801FPGAMCU轉(zhuǎn)角測(cè)量?jī)x
VB調(diào)用Matlab在WEDM仿真系統(tǒng)中的應(yīng)用
基于BP神經(jīng)網(wǎng)絡(luò)的電火花線切割(WEDM)工藝仿真系統(tǒng)需要具有工藝數(shù)據(jù)庫(kù)管理、工藝效果預(yù)測(cè)、加工參數(shù)優(yōu)化等設(shè)計(jì)功能。借助Matlab的神經(jīng)網(wǎng)絡(luò)工具箱，可以建立良好的工藝效果預(yù)...
分類：EDA/PLD/PLC 時(shí)間：2010-07-06 閱讀：2856 關(guān)鍵詞：VB調(diào)用Matlab在WEDM仿真系統(tǒng)中的應(yīng)用WEDM仿真
基于FPGA及模擬電路的模擬信號(hào)波形的實(shí)現(xiàn)
1 引言 波形發(fā)生器已經(jīng)廣泛的應(yīng)用在通信、控制、測(cè)量等各個(gè)領(lǐng)域，如鋸齒波、正弦波、方波等波形常用于電路的設(shè)計(jì)與調(diào)試。隨著電子技術(shù)的迅猛發(fā)展，數(shù)字化正逐漸地成為電...
分類：EDA/PLD/PLC 時(shí)間：2010-07-02 閱讀：2937 關(guān)鍵詞：基于FPGA及模擬電路的模擬信號(hào)波形的實(shí)現(xiàn)DAC0832FPGA信號(hào)
摘要: 隨著半導(dǎo)體工藝的飛速發(fā)展和芯片工作頻率的提高，芯片的功耗迅速增加，而功耗增加又導(dǎo)致芯片發(fā)熱量的增大和可靠性的下降。因此，功耗已經(jīng)成為深亞微米集成電路設(shè)計(jì)中...
分類：EDA/PLD/PLC 時(shí)間：2010-07-01 閱讀：2749 關(guān)鍵詞：FPGA的功耗概念與低功耗設(shè)計(jì)研究FPGA
摘要：卷積碼及其Viterbi譯碼是現(xiàn)代通信系統(tǒng)中常用的一種信道編碼方法。文中介紹了Viterbi譯碼算法的原理，分析了Viterbi譯碼器的結(jié)構(gòu)，然后用Verilog語(yǔ)言設(shè)計(jì)了一種基于Al...
分類：EDA/PLD/PLC 時(shí)間：2010-07-01 閱讀：3251 關(guān)鍵詞：基于FPGA的Viterbi譯碼器設(shè)計(jì)EP3C120F780C8FPGA譯碼器
