FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)
1 引言 隨著同防工業(yè)對(duì)制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號(hào)處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度...
分類：EDA/PLD/PLC 時(shí)間：2010-06-02 閱讀：2524 關(guān)鍵詞：FPGA+DSP導(dǎo)引頭信號(hào)處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)FPGADSP
1 引言 CCD (Charge Coupled Devices)電荷藕合器件是20世紀(jì)70年代初發(fā)展起來的新型半導(dǎo)體 器件。目前CCD作為光電傳感器由于其具有體積小、重量輕、功耗小、工作電壓低和抗燒毀 等優(yōu)點(diǎn)以及在分辨率、動(dòng)態(tài)范圍、靈...
分類：EDA/PLD/PLC 時(shí)間：2010-06-02 閱讀：2501 關(guān)鍵詞：基于CPLD的CCD信號(hào)發(fā)生器的研究OPA680DAC2900CPLD發(fā)生器
NXP新款CGV高速轉(zhuǎn)換器演示板采用LatticeECP3 FPGA器件
恩智浦半導(dǎo)體(NXP Semiconductors)近日宣布，CGV高速數(shù)據(jù)轉(zhuǎn)換器系列新增兩款低成本、低功耗演示板，新產(chǎn)品采用了萊迪思半導(dǎo)體公司生產(chǎn)的LatticeECP3器件。新演示板旨在證明...
分類：EDA/PLD/PLC 時(shí)間：2010-06-01 閱讀：4120 關(guān)鍵詞：NXP新款CGV高速轉(zhuǎn)換器演示板采用LatticeECP3 FPGA器件FPGA器件轉(zhuǎn)換器
SignalTapII ELA的FPGA在線調(diào)試技術(shù)
在設(shè)計(jì)基于FPGA的電子系統(tǒng)時(shí)，一般需要用示波器、邏輯分析儀等外部測(cè)試設(shè)備進(jìn)行輸入輸出信號(hào)的測(cè)試，借助測(cè)試探頭把信號(hào)送到測(cè)試設(shè)備上進(jìn)行觀察分析。當(dāng)然，前提是需要保留足夠多的引腳，以便能選擇信號(hào)來驅(qū)動(dòng)I／O進(jìn)...
分類：EDA/PLD/PLC 時(shí)間：2010-05-28 閱讀：2994 關(guān)鍵詞：SignalTapII ELA的FPGA在線調(diào)試技術(shù)EP2C5F256C6FPGA
子帶分解的自適應(yīng)濾波器的FPGA實(shí)現(xiàn)
0 引言 自適應(yīng)濾波器已經(jīng)廣泛應(yīng)用于信道均衡、回聲取消、系統(tǒng)識(shí)別、頻譜估計(jì)等各個(gè)方面。基于子帶分解的自適應(yīng)濾波在提高收斂性能的同時(shí)又節(jié)省了一定的計(jì)算量?；谧訋Х纸獾淖赃m應(yīng)濾波是先將輸入信號(hào)與參考信號(hào)...
分類：EDA/PLD/PLC 時(shí)間：2010-05-27 閱讀：3026 關(guān)鍵詞：子帶分解的自適應(yīng)濾波器的FPGA實(shí)現(xiàn)濾波器FPGA
摘 要： 本文介紹了一種新的復(fù)用器重構(gòu)算法，能夠降低FPGA實(shí)際設(shè)計(jì)20％的成本。該算法通過減少?gòu)?fù)用器所需查找表（LUT）的數(shù)量來實(shí)現(xiàn)。算法以效率更高的4:1復(fù)用器替代2:1復(fù)...
分類：EDA/PLD/PLC 時(shí)間：2010-05-24 閱讀：2450 關(guān)鍵詞：復(fù)用器重構(gòu)降低FPGA成本復(fù)用器FPGA
在FPGA中實(shí)現(xiàn)PCI Express橋接解決方案
引言 如其前一代產(chǎn)品外設(shè)互聯(lián)標(biāo)準(zhǔn)（Peripheral Component Interconnect，PCI）那樣，PCI Express正在成為普遍使用的系統(tǒng)接口。與PCI不同的是，PCI Express采用了串行器/...
分類：EDA/PLD/PLC 時(shí)間：2010-05-24 閱讀：2872 關(guān)鍵詞：在FPGA中實(shí)現(xiàn)PCI Express橋接解決方案
隨著工藝尺度不斷縮小，器件常常需要多個(gè)電源。為了減小功耗和最大限度地提高性能，器件的核心部分一般趨向于在低電壓下工作。為了與傳統(tǒng)的器件接口，或與現(xiàn)有的I/O標(biāo)準(zhǔn)配合，I/O接口的工作電平往往與核心部分不同，...
分類：EDA/PLD/PLC 時(shí)間：2010-05-21 閱讀：1794 關(guān)鍵詞：用混合信號(hào)FPGA控制電壓攀升率FPGA
基于FPGA的具有數(shù)字顯示的水溫測(cè)控系統(tǒng)
測(cè)控技術(shù)自古以來就是人類生活和生產(chǎn)的重要組成部分。隨著科技的發(fā)展，測(cè)控技術(shù)已進(jìn)入了全新的時(shí)代。近年來，電子技術(shù)的快速發(fā)展，使得計(jì)算機(jī)廣泛用于自動(dòng)檢測(cè)和自動(dòng)控制系...
分類：EDA/PLD/PLC 時(shí)間：2010-05-21 閱讀：3532 關(guān)鍵詞：基于FPGA的具有數(shù)字顯示的水溫測(cè)控系統(tǒng)2N3904FPGA
我國(guó)靶場(chǎng)測(cè)量、工業(yè)控制、電力系統(tǒng)測(cè)量與保護(hù)、計(jì)算、通信、氣象等測(cè)試設(shè)備均采用國(guó)際標(biāo)準(zhǔn)IRIG-B格式的時(shí)間碼(簡(jiǎn)稱B碼)作為時(shí)間同步標(biāo)準(zhǔn)。B碼是一種串行的時(shí)間格式，分為直...
分類：EDA/PLD/PLC 時(shí)間：2010-05-21 閱讀：4282 關(guān)鍵詞：基于FPGA的IRIG-B編碼器的設(shè)計(jì)AD8601MAX5712RS485FPGA編碼器
基于EDA雙鞭天線及匹配網(wǎng)絡(luò)的設(shè)計(jì)
天線作為通信設(shè)備的前端部件，對(duì)通信質(zhì)量起著至關(guān)重要的作用。隨著現(xiàn)代軍事通信系統(tǒng)中跳頻、擴(kuò)頻等技術(shù)的應(yīng)用，尋求天線的寬頻帶、全向性、小型化、共用化成為天線研究中一...
分類：EDA/PLD/PLC 時(shí)間：2010-05-21 閱讀：2820 關(guān)鍵詞：基于EDA雙鞭天線及匹配網(wǎng)絡(luò)的設(shè)計(jì)EDA
利用FPGA和CPLD數(shù)字邏輯實(shí)現(xiàn)ADC
數(shù)字系統(tǒng)的設(shè)計(jì)人員擅長(zhǎng)在其印制電路板上用FPGA和CPLD將各種處理器、存儲(chǔ)器和標(biāo)準(zhǔn)的功能元件粘合在一起來實(shí)現(xiàn)數(shù)字設(shè)計(jì)。除了這些數(shù)字功能之外，F(xiàn)PGA和CPLD還可以使用LVDS輸...
分類：EDA/PLD/PLC 時(shí)間：2010-05-21 閱讀：3573 關(guān)鍵詞：利用FPGA和CPLD數(shù)字邏輯實(shí)現(xiàn)ADCFPGACPLDADC處理器存儲(chǔ)器
作者：楊碩,華清遠(yuǎn)見嵌入式學(xué)院講師。1）基本概念共享庫(kù)也是.o文件的集合，但是這些文件由編譯器按照一種特殊的方式生成（Linux中，共享庫(kù)文件為"ELF"格式，共享庫(kù)已經(jīng)具備了可執(zhí)行條件）。共享庫(kù)的代碼是在可執(zhí)行程...
分類：EDA/PLD/PLC 時(shí)間：2010-05-20 閱讀：2544 關(guān)鍵詞：C語言共享庫(kù)的制作C語言
作者：陶寧,華清遠(yuǎn)見嵌入式學(xué)院上海中心講師。1.在一個(gè)函數(shù)聲明中，const可以修飾函數(shù)的返回值，或某個(gè)參數(shù)；對(duì)于成員函數(shù)，還可以修飾是整個(gè)函數(shù)。有如下幾種情況，以下會(huì)逐漸的說明用法：A&perator=(constA&am...
分類：EDA/PLD/PLC 時(shí)間：2010-05-20 閱讀：1743 關(guān)鍵詞：const在函數(shù)聲明中的應(yīng)用
作者：王姍姍,華清遠(yuǎn)見嵌入式學(xué)院講師。請(qǐng)看下面的程序：#include<stdio.h>voidfunc1(intarr[]){printf("%d\n",sizeof(arr));arr=arr+1;printf("%d\n",*ar
分類：EDA/PLD/PLC 時(shí)間：2010-05-20 閱讀：2765 關(guān)鍵詞：如何將一維數(shù)組作為函數(shù)形參來使用
作者：陶寧,華清遠(yuǎn)見嵌入式學(xué)院上海中心講師?！ √摵瘮?shù)是在類中被聲明為virtual的成員函數(shù)，當(dāng)編譯器看到通過指針或引用調(diào)用此類函數(shù)時(shí)，對(duì)其執(zhí)行晚綁定，即通過指針（或引用）指向的類的類型信息來決定該函數(shù)是哪...
分類：EDA/PLD/PLC 時(shí)間：2010-05-20 閱讀：19273 關(guān)鍵詞：C++虛函數(shù)C++
采用基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的原型的驗(yàn)證團(tuán)隊(duì)面臨的挑戰(zhàn)之一在于當(dāng)原型系統(tǒng)未能發(fā)揮期望的性能時(shí)了解原型系統(tǒng)的內(nèi)部行為。分析和調(diào)試這些設(shè)計(jì)的一個(gè)關(guān)鍵因素是難以觀察內(nèi)部信號(hào)。 目前的FPGA在容量和性能方面...
分類：EDA/PLD/PLC 時(shí)間：2010-05-18 閱讀：2083 關(guān)鍵詞：如何提高基于FPGA的原型的可視性FPGA
基于VC++的空間電磁環(huán)境仿真軟件設(shè)計(jì)
摘要：本文根據(jù)現(xiàn)代雷達(dá)信號(hào)調(diào)制復(fù)雜、參數(shù)多變以及日益密集的新特點(diǎn)，用射頻脈沖模型 對(duì)電子偵察接收機(jī)所處平臺(tái)的電磁信號(hào)環(huán)境進(jìn)行描述，介紹了基于VC++平臺(tái)的空間電磁環(huán) ...
分類：EDA/PLD/PLC 時(shí)間：2010-05-17 閱讀：3372 關(guān)鍵詞：基于VC++的空間電磁環(huán)境仿真軟件設(shè)計(jì)VC++電磁
利用FPGA實(shí)現(xiàn)高性能數(shù)字電視系統(tǒng)
由于MPEG-2壓縮技術(shù)的采用，絕大多數(shù)市場(chǎng)都已接受數(shù)字電視(DTV)，但情況并非如此簡(jiǎn)單。H.26?-AVC (MPEG-4 第10部分)和微軟的VCI壓縮標(biāo)準(zhǔn)承諾可為標(biāo)準(zhǔn)和高清(HD)電視帶來更大幅度的進(jìn)步。廣播設(shè)備OEM將需要采用這些新...
分類：EDA/PLD/PLC 時(shí)間：2010-05-17 閱讀：1892 關(guān)鍵詞：利用FPGA實(shí)現(xiàn)高性能數(shù)字電視系統(tǒng)MPEG-2MPEG-4FPGA數(shù)字電視系統(tǒng)
利用高速FPGA設(shè)計(jì)PCB的要點(diǎn)及相關(guān)指導(dǎo)原則
隨著現(xiàn)場(chǎng)可編程門陣列(FPGA)已發(fā)展成為真正的可編程系統(tǒng)級(jí)芯片，利用這些芯片設(shè)計(jì)印制電路板(PCB)的任務(wù)變得愈加復(fù)雜。目前動(dòng)輒數(shù)百萬門的電路密度和6Gbps以上的收發(fā)器數(shù)據(jù)傳輸率及其它考慮事項(xiàng)影響著系統(tǒng)開發(fā)人員在...
分類：EDA/PLD/PLC 時(shí)間：2010-05-15 閱讀：2665 關(guān)鍵詞：利用高速FPGA設(shè)計(jì)PCB的要點(diǎn)及相關(guān)指導(dǎo)原則FPGAPCB
