整合低功耗設(shè)計、驗(yàn)證和提高生產(chǎn)力的EDA工具等
整合低功耗設(shè)計、驗(yàn)證和提高生產(chǎn)力的EDA工具將領(lǐng)先的設(shè)計、驗(yàn)證和實(shí)現(xiàn)技術(shù)與CPF相集成CadenceLow-PowerSolution是用于低功耗芯片的邏輯設(shè)計、驗(yàn)證和實(shí)現(xiàn)的完全集成的、標(biāo)準(zhǔn)化的流程，將領(lǐng)先的設(shè)計、驗(yàn)證和實(shí)現(xiàn)技術(shù)與...
分類：EDA/PLD/PLC 時間：2010-08-27 閱讀：1790 關(guān)鍵詞：整合低功耗設(shè)計、驗(yàn)證和提高生產(chǎn)力的EDA工具等低功耗EDA
【摘要】詳細(xì)介紹了反熔絲FPGA在提高密碼芯片速度和對密碼算法進(jìn)行保護(hù)方面的應(yīng)用,并給出了密碼算法芯片中部分模塊的實(shí)現(xiàn)方法。1引言隨著計算機(jī)和通信的發(fā)展,信息傳輸過程中信息安全的重要性越來越受到人們的重視。...
分類：EDA/PLD/PLC 時間：2010-08-27 閱讀：1928 關(guān)鍵詞：反熔絲FPGA在密碼芯片設(shè)計中的運(yùn)用反熔絲
隨著工藝技術(shù)向65nm以及更小尺寸的邁進(jìn)，出現(xiàn)了兩類關(guān)鍵的開發(fā)問題：待機(jī)功耗和開發(fā)成本。這兩個問題在每一新的工藝節(jié)點(diǎn)上都非常突出，現(xiàn)在已經(jīng)成為設(shè)計團(tuán)隊面臨的主要問題...
分類：EDA/PLD/PLC 時間：2010-08-27 閱讀：1787 關(guān)鍵詞：用FPGA解決65nm芯片設(shè)計難題FPGA
減少FPGA的功耗可帶來許多好處，如提高可靠性、降低冷卻成本、簡化電源和供電方式、延長便攜系統(tǒng)的電池壽命等。無損于性能的低功耗設(shè)計既需要有高功率效率的FPGA架構(gòu)，也需...
分類：EDA/PLD/PLC 時間：2010-08-27 閱讀：2738 關(guān)鍵詞：FPGA架構(gòu)的功耗FPGA功耗
利用FPGA實(shí)現(xiàn)視頻監(jiān)控系統(tǒng)的視頻處理
視頻監(jiān)控系統(tǒng)在火車站、機(jī)場、銀行、娛樂場、商場甚至家庭的安保方面都是一種關(guān)鍵設(shè)備。隨著安全風(fēng)險的日益增大，在各種應(yīng)用場合對已發(fā)事件進(jìn)行視頻監(jiān)控和記錄的需求都在逐...
分類：EDA/PLD/PLC 時間：2010-08-27 閱讀：1938 關(guān)鍵詞：利用FPGA實(shí)現(xiàn)視頻監(jiān)控系統(tǒng)的視頻處理視頻監(jiān)控系統(tǒng)FPGA
基于FPGA的多按鍵狀態(tài)識別系統(tǒng)設(shè)計方案
1 引言 按鍵作為普通的輸入外設(shè)，在儀器儀表工業(yè)設(shè)備和家用電器中得到廣泛應(yīng)用。目前，按鍵輸入電路Ⅲ主要有2種：一種是非掃描方式可以判斷多鍵狀態(tài)(允許多鍵同時動作)...
分類：EDA/PLD/PLC 時間：2010-08-27 閱讀：1907 關(guān)鍵詞：基于FPGA的多按鍵狀態(tài)識別系統(tǒng)設(shè)計方案識別系統(tǒng)FPGA
基于FPGA高速硬件在環(huán)仿真器實(shí)現(xiàn)電機(jī)控制器測試
介紹 電機(jī)在現(xiàn)代生活中扮演著重要角色。出于對安全、成本及效率的考慮，工程師——尤其是混合電動力汽車(HEV)工程師——往往希望在特定的真實(shí)環(huán)境下通過仿真電機(jī)模型對...
分類：EDA/PLD/PLC 時間：2010-08-27 閱讀：2854 關(guān)鍵詞：基于FPGA高速硬件在環(huán)仿真器實(shí)現(xiàn)電機(jī)控制器測試FPGA仿真器
由于EDA軟件眾多，大家不可能對每個軟件都是很熟悉的，這樣如果有不同的原文件過來，我們要會轉(zhuǎn)換成自己最熟悉的一種來進(jìn)行。以下是我使用的幾種方法，希望大家都提寶貴意...
分類：EDA/PLD/PLC 時間：2010-08-27 閱讀：2182 關(guān)鍵詞：EDA軟件互相轉(zhuǎn)換EDA
一款基于APA300的創(chuàng)新型FPGA實(shí)驗(yàn)板
摘 要: 基于Actel公司Flash型FPGA芯片APA300設(shè)計并實(shí)現(xiàn)一款創(chuàng)新型FPGA實(shí)驗(yàn)板。該實(shí)驗(yàn)板包括2片互通的APA300、豐富的外圍設(shè)備和常用外部設(shè)備端口，還提供與外部電路連接的...
分類：EDA/PLD/PLC 時間：2023-06-30 閱讀：298 關(guān)鍵詞：一款基于APA300的創(chuàng)新型FPGA實(shí)驗(yàn)板74HC244MAX232CD406074LS07FPGA
引言 HDLC(數(shù)據(jù)鏈路控制)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實(shí)施HDLC的一般方法通常是采用ASIC器件或軟件編程等?！ DLC的ASIC芯片使用簡易...
分類：EDA/PLD/PLC 時間：2010-08-25 閱讀：2234 關(guān)鍵詞：HDLC的DSP與FPGA實(shí)現(xiàn)HDLC
基于模塊化設(shè)計方法實(shí)現(xiàn)FPGA動態(tài)部分重構(gòu)
摘要：介紹了Xilinx FPGA的配置原理和FPGA模塊化設(shè)計流程以及劃分重構(gòu)模塊的原則。通過一個實(shí)例介紹了采用模塊化設(shè)計方法實(shí)現(xiàn)Virtex-E FPGA動態(tài)部分重構(gòu)的過程，能使重構(gòu)模...
分類：EDA/PLD/PLC 時間：2010-08-24 閱讀：2429 關(guān)鍵詞：基于模塊化設(shè)計方法實(shí)現(xiàn)FPGA動態(tài)部分重構(gòu)模塊化動態(tài)部分重構(gòu)
一種多體制通信時間同步算法及其FPGA實(shí)現(xiàn)
引 言 隨著通信技術(shù)的快速發(fā)展，無線通信體制呈現(xiàn)多樣化趨勢，各種通信系統(tǒng)之間互不兼容、升級能力有限等問題越來越突出。為了有效解決上述問題，清華大學(xué)無線與移動通...
分類：EDA/PLD/PLC 時間：2010-08-24 閱讀：2126 關(guān)鍵詞：一種多體制通信時間同步算法及其FPGA實(shí)現(xiàn)FPGA時間同步算法
隨著數(shù)字融合的進(jìn)一步發(fā)展，系統(tǒng)的設(shè)計和實(shí)現(xiàn)需要更大的靈活性，以解決將完全不同的標(biāo)準(zhǔn)和要求整合為同類產(chǎn)品時引發(fā)的諸多問題。本文介紹FPGA在視頻處理中的應(yīng)用，與ASSP和...
分類：EDA/PLD/PLC 時間：2010-08-19 閱讀：1619 關(guān)鍵詞：用FPGA替代DSP實(shí)現(xiàn)即使視頻處理
無源光網(wǎng)絡(luò)（PON）需要FPGA設(shè)計的支持
FPGA技術(shù)、低成本光學(xué)器件以及無源架構(gòu)都為無源光網(wǎng)絡(luò)(PON)以及這些網(wǎng)絡(luò)的演進(jìn)做出了巨大貢獻(xiàn)。系統(tǒng)級OEM廠商不斷發(fā)現(xiàn)，F(xiàn)PGA能夠提供技術(shù)性設(shè)計和經(jīng)濟(jì)方面的優(yōu)勢，特別是在...
分類：EDA/PLD/PLC 時間：2010-08-18 閱讀：2232 關(guān)鍵詞：無源光網(wǎng)絡(luò)（PON）需要FPGA設(shè)計的支持無源光網(wǎng)絡(luò)
DVB-S射頻調(diào)制的FPGA實(shí)現(xiàn)
摘 要： 一種采用AD9789與FPGA相結(jié)合，在FPGA上實(shí)現(xiàn)全數(shù)字QPSK射頻調(diào)制的方案。介紹了AD9789的接口設(shè)計及配置流程，并給出了設(shè)計實(shí)例。 DVB-S標(biāo)準(zhǔn)只是規(guī)定了信道編碼及...
分類：EDA/PLD/PLC 時間：2010-08-16 閱讀：3237 關(guān)鍵詞：DVB-S射頻調(diào)制的FPGA實(shí)現(xiàn)AD8346FPGADVB-S射頻調(diào)制
摘 要： 設(shè)計了一個二階雙通道時間交織ΣΔ調(diào)制器的系統(tǒng)結(jié)構(gòu)并用SIMULINK對其進(jìn)行系統(tǒng)仿真。闡明了此結(jié)構(gòu)的設(shè)計理論依據(jù)及方法，同時從帶寬和SNDR等方面與傳統(tǒng)ΣΔ調(diào)制器...
分類：EDA/PLD/PLC 時間：2010-08-14 閱讀：1685 關(guān)鍵詞：兩通道時間交織ΣΔ調(diào)制器研究及仿真調(diào)制器
介紹了一種基于復(fù)雜可編程邏輯器件(CPLD)的壓電生物傳感器檢測電路。該檢測電路以高性能CPLD(MAX7128)為，實(shí)現(xiàn)了對壓電生物傳感器10MHz高頻信號的測量與采集，以及所采集的...
分類：EDA/PLD/PLC 時間：2010-08-13 閱讀：2497 關(guān)鍵詞：基于CPLD的壓電生物傳感器檢測電路設(shè)計CPLD傳感器
基于FPGA的鍵盤掃描模塊的設(shè)計與實(shí)現(xiàn)
在電子產(chǎn)品中，鍵盤是最基本的輸入設(shè)備，然而在應(yīng)用中都采用通用的鍵盤掃描器件是不現(xiàn)實(shí)的，需要單獨(dú)設(shè)計成專用的小鍵盤。現(xiàn)代EDA(電子設(shè)計自動化)技術(shù)提供了一種很好的途...
分類：EDA/PLD/PLC 時間：2010-08-13 閱讀：3171 關(guān)鍵詞：基于FPGA的鍵盤掃描模塊的設(shè)計與實(shí)現(xiàn)FPGA鍵盤掃描模塊
利用FPGA協(xié)處理器提升無線子系統(tǒng)的性能
您可以顯著提高無線系統(tǒng)中信號處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊?！ 〕Ｒ娪跓o線應(yīng)用中這類...
分類：EDA/PLD/PLC 時間：2010-08-11 閱讀：1769 關(guān)鍵詞：利用FPGA協(xié)處理器提升無線子系統(tǒng)的性能FPGA
基于FPGA的快速9／7整形離散小波變換系統(tǒng)設(shè)計
摘要：CCSDS圖像數(shù)據(jù)壓縮標(biāo)準(zhǔn)中采用9／7整形離散小波變換為算法，該算法結(jié)構(gòu)簡單，易于硬件設(shè)計實(shí)現(xiàn)。文中基于FPGA設(shè)計實(shí)現(xiàn)了9／7整數(shù)離散小波變換系統(tǒng)，設(shè)計中使用內(nèi)部RAM...
分類：EDA/PLD/PLC 時間：2010-08-10 閱讀：1871 關(guān)鍵詞：基于FPGA的快速9／7整形離散小波變換系統(tǒng)設(shè)計快速9／7整形小波變換
