FPGA設(shè)計(jì)的八個(gè)重要知識(shí)點(diǎn)

1.面積與速度的平衡與互換 　　這里的面積指一個(gè)設(shè)計(jì)消耗FPGA/CPLD的邏輯資源的數(shù)量，對(duì)于FPGA可以用消耗的FF（觸發(fā)器）和LUT（查找表）來(lái)衡量，更一般的衡量方式可以用設(shè)計(jì)所占的等價(jià)邏輯門數(shù)。 　　速度指設(shè)計(jì)在...

分類：嵌入式系統(tǒng)/ARM技術(shù) 時(shí)間：2019-11-04 閱讀：766 關(guān)鍵詞：FPGA設(shè)計(jì)

FPGA設(shè)計(jì)100條經(jīng)典問(wèn)答，快看看有沒(méi)有你需要的！

1 　　問(wèn)：可否解釋下 FPGA 時(shí)序約束設(shè)置方法，目前在做一個(gè)項(xiàng)目，功能仿真正確，但想進(jìn)一步優(yōu)化設(shè)計(jì)，采用怎樣的時(shí)序約束才能達(dá)到目標(biāo)呢？ 　　答: 優(yōu)化代碼，可以從代碼風(fēng)格的角度出發(fā)，這就涉及到對(duì)整個(gè)系統(tǒng)的...

分類：其它 時(shí)間：2019-05-06 閱讀：2484 關(guān)鍵詞：FPGA設(shè)計(jì)100條經(jīng)典問(wèn)答，快看看有沒(méi)有你需要的！FPGA設(shè)計(jì)

FPGA設(shè)計(jì)需要注意哪些要點(diǎn)

FPGA的用處比我們平時(shí)想象的用處更廣泛，原因在于其中集成的模塊種類更多，而不僅僅是原來(lái)的簡(jiǎn)單邏輯單元（LE）。 　　早期的FPGA相對(duì)比較簡(jiǎn)單，所有的功能單元僅僅由管腳、內(nèi)部buffer、LE、RAM構(gòu)建而成，LE由LUT（...

分類：模擬技術(shù) 時(shí)間：2018-09-07 閱讀：1024 關(guān)鍵詞：FPGA設(shè)計(jì)需要注意哪些要點(diǎn)FPGA設(shè)計(jì)

采用編譯增強(qiáng)技術(shù)，提高高密度FPGA設(shè)計(jì)工作效率

現(xiàn)場(chǎng)可編程門陣列(FPGA)體系創(chuàng)新以及向90nm工藝技術(shù)的過(guò)渡顯著提高了FPGA的密度和性能。FPGA設(shè)計(jì)人員不僅需要更高的邏輯密度和更快的性能表現(xiàn)，還要求具有嵌入式處理器、數(shù)字信號(hào)處理(DSP)模塊以及其他硬件IP結(jié)構(gòu)等...

分類：嵌入式系統(tǒng)/ARM技術(shù) 時(shí)間：2018-08-01 閱讀：422 關(guān)鍵詞：分區(qū),編譯,設(shè)計(jì)器件,EDA

簡(jiǎn)述基于EDA技術(shù)的FPGA設(shè)計(jì)

物聯(lián)網(wǎng)、人工智能、大數(shù)據(jù)等新興技術(shù)的推動(dòng)，集成電路技術(shù)和計(jì)算機(jī)技術(shù)得到蓬勃發(fā)展。電子產(chǎn)品設(shè)計(jì)系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化，各種電子系統(tǒng)的設(shè)計(jì)軟件應(yīng)運(yùn)而生。在這些專業(yè)化軟件中，EDA(Electronic De...

分類：嵌入式系統(tǒng)/ARM技術(shù) 時(shí)間：2018-07-26 閱讀：697 關(guān)鍵詞：EDA技術(shù),FPGA,設(shè)計(jì)

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用詳解

摘 要：eda技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計(jì)中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，fpga設(shè)計(jì)越來(lái)越多地采用基于vhdl的設(shè)計(jì)方法及先進(jìn)的eda工具。本文詳細(xì)闡述了eda技術(shù)與fpga...

分類：EDA/PLD/PLC 時(shí)間：2017-10-17 閱讀：2023 關(guān)鍵詞：EDA,FPGA

FPGA工程師不得不知的FPGA設(shè)計(jì)經(jīng)驗(yàn)

這里談?wù)勔恍┙?jīng)驗(yàn)和大家分享，希望能對(duì)IC設(shè)計(jì)的新手有一定的幫助，能使得他們能少走一些彎路!　　在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計(jì)者的特征也會(huì)有些不同。在A領(lǐng)域的一個(gè)好的IC設(shè)計(jì)者也許會(huì)花很長(zhǎng)時(shí)間去熟悉B領(lǐng)域...

時(shí)間：2017-09-08 閱讀：1536 關(guān)鍵詞：FPGA

十年開發(fā)經(jīng)驗(yàn)工程師談FPGA設(shè)計(jì)技巧

從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間，至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表、搶答器、密碼鎖等實(shí)驗(yàn)時(shí)那個(gè)興奮勁。當(dāng)時(shí)由于沒(méi)有接觸到HDL硬件描述語(yǔ)言，設(shè)計(jì)都是在MAX+plus II原理圖環(huán)境下用74...

時(shí)間：2017-08-23 閱讀：1392 關(guān)鍵詞：十年開發(fā)經(jīng)驗(yàn)工程師談FPGA設(shè)計(jì)技巧FPGA設(shè)計(jì)

基于EDA技術(shù)的FPGA設(shè)計(jì)探究

集成電路技術(shù)和計(jì)算機(jī)技術(shù)的蓬勃發(fā)展。讓電子產(chǎn)品設(shè)計(jì)有了更好的應(yīng)用市場(chǎng)。實(shí)現(xiàn)方法也有了更多的選擇。傳統(tǒng)電子產(chǎn)品設(shè)計(jì)方案是一種基于電路板的設(shè)計(jì)方法。該方法需要選用大量的固定功能器件.然后通過(guò)這些器件的配合...

分類：EDA/PLD/PLC 時(shí)間：2017-08-02 閱讀：1371 關(guān)鍵詞：EDA,FPGA

牛人的FPGA設(shè)計(jì)經(jīng)驗(yàn)分享

這里我談?wù)勎业囊恍┙?jīng)驗(yàn)和大家分享，希望能對(duì)IC設(shè)計(jì)的新手有一定的幫助，能使得他們能少走一些彎路！ 　　在IC工業(yè)中有許多不同的領(lǐng)域，IC設(shè)計(jì)者的特征也會(huì)有些不同。在A領(lǐng)域的一個(gè)好的IC設(shè)計(jì)者也許會(huì)花很長(zhǎng)時(shí)間去...

時(shí)間：2017-04-19 閱讀：620 關(guān)鍵詞：牛人的FPGA設(shè)計(jì)經(jīng)驗(yàn)分享

說(shuō)一說(shuō)FPGA設(shè)計(jì)中不建議使用的電路

1、不建議使用組合邏輯時(shí)鐘或門控時(shí)鐘。組合邏輯和門控時(shí)鐘很容易產(chǎn)生毛刺，用組合邏輯的輸出作為時(shí)鐘很容易使系統(tǒng)產(chǎn)生誤動(dòng)作。2、不建議使用行波時(shí)鐘。行波記數(shù)器雖然原理簡(jiǎn)單，設(shè)計(jì)方便，但級(jí)連時(shí)鐘（行波時(shí)鐘）最...

時(shí)間：2016-12-21 閱讀：654 關(guān)鍵詞：說(shuō)一說(shuō)FPGA設(shè)計(jì)中不建議使用的電路

掌握FPGA設(shè)計(jì)三大黃金法則 讓你設(shè)計(jì)更輕松！

FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括 可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。 現(xiàn)場(chǎng)可編程...

時(shí)間：2016-12-09 閱讀：665 關(guān)鍵詞：掌握FPGA設(shè)計(jì)三大黃金法則 讓你設(shè)計(jì)更輕松！

在FPGA設(shè)計(jì)中，時(shí)序就是全部

當(dāng)你的FPGA設(shè)計(jì)不能滿足時(shí)序要求時(shí)，原因也許并不明顯。解決方案不僅僅依賴于使用FPGA的實(shí)現(xiàn)工具來(lái)優(yōu)化設(shè)計(jì)從而滿足時(shí)序要求，也需要設(shè)計(jì)者具有明確目標(biāo)和診斷/隔離時(shí)序問(wèn)題的能力。設(shè)計(jì)者現(xiàn)在有一些小技巧和幫助來(lái)...

分類：EDA/PLD/PLC 時(shí)間：2014-08-08 閱讀：1178 關(guān)鍵詞：在FPGA設(shè)計(jì)中，時(shí)序就是全部FPGA時(shí)序RTL