基于DSP的動態(tài)稱重系統(tǒng)設(shè)計(jì)
0 引言 交通運(yùn)輸業(yè)的發(fā)展對國民經(jīng)濟(jì)建設(shè)起到了積極的推動作用，但是我國公路運(yùn)輸車輛超限超載現(xiàn)象極為普遍，在嚴(yán)重的地區(qū)，幾乎所有的貨運(yùn)車輛都存在不同程度的超限超載...
分類：EDA/PLD/PLC 時(shí)間：2010-09-29 閱讀：2903 關(guān)鍵詞：基于DSP的動態(tài)稱重系統(tǒng)設(shè)計(jì)PCI9052PCI9050TMS320C6416ADS5517動態(tài)稱重系統(tǒng)
基于FPGA的太陽跟蹤器的設(shè)計(jì)及實(shí)現(xiàn)
0 引言 太陽能是一種清潔無污染的能源，取之不盡，用之不竭，發(fā)展前景廣闊。但是太陽能具有間歇性及強(qiáng)度和方向不確定的特點(diǎn)，給太陽能的收集帶來了一定困難。采用太陽跟...
分類：EDA/PLD/PLC 時(shí)間：2010-09-29 閱讀：2562 關(guān)鍵詞：基于FPGA的太陽跟蹤器的設(shè)計(jì)及實(shí)現(xiàn)太陽跟蹤器
引言 DDS(Direct Digital Freqiaency Synthesizers)廣泛應(yīng)用于雷達(dá)系統(tǒng)、數(shù)字通信、電子對抗、電子測量等民用軍用設(shè)備中。它是隨著半導(dǎo)體技術(shù)和數(shù)字技術(shù)的快速發(fā)展而發(fā)...
分類：EDA/PLD/PLC 時(shí)間：2010-09-29 閱讀：2725 關(guān)鍵詞：基于FPGA的兩種DDS實(shí)現(xiàn)DDS
基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)
本系統(tǒng)立足于利用Intemet實(shí)現(xiàn)核環(huán)境信息的遠(yuǎn)程采集。在實(shí)現(xiàn)上，采用了基于SOPC技術(shù)的嵌入式解決方案，通過在FPGA中嵌入NioslI軟核處理器和所需外設(shè)的IP Core(硅知識產(chǎn)權(quán)核)...
分類：EDA/PLD/PLC 時(shí)間：2010-09-28 閱讀：2505 關(guān)鍵詞：基于FPGA的片上系統(tǒng)和嵌入式系統(tǒng)的遠(yuǎn)程監(jiān)控系統(tǒng)LM393LAN91C111AM29LV320D片上系統(tǒng)遠(yuǎn)程監(jiān)控
摘要：本文介紹了一種適用于高宏數(shù)、難時(shí)序設(shè)計(jì)的快速平面布局方法。微捷碼Talus可基于邏輯組產(chǎn)生所有宏和標(biāo)準(zhǔn)單元的快速布局。我們可通過利用這種布局信息來突出并劃分適合的“宏組”，對于高宏數(shù)設(shè)計(jì)來說，這種方...
分類：EDA/PLD/PLC 時(shí)間：2010-09-28 閱讀：1721 關(guān)鍵詞：基于邏輯組的快速宏布局方法邏輯組
設(shè)備貼裝率低下是建廠多年后必然要面對的一個難題，如何去提高和保持呢？這是每一個管理者必然要面對的。這里介紹一些SMT設(shè)備常見的故障。SMT設(shè)備在選購時(shí)主要考慮其貼裝精度與貼裝速度，在實(shí)際使用過程中，為了有效...
分類：EDA/PLD/PLC 時(shí)間：2010-09-27 閱讀：1594 關(guān)鍵詞：怎樣改進(jìn)SMT設(shè)備貼裝率SMT
摘要：數(shù)字下變頻技術(shù)是軟件無線電的技術(shù)之一。本文首先介紹了DDC的組成結(jié)構(gòu)，然后詳細(xì)分析了DDC各功能模塊的工作原理，通過Modelsim完成了DDC其主要模塊的仿真和調(diào)試，并...
分類：EDA/PLD/PLC 時(shí)間：2010-09-26 閱讀：2151 關(guān)鍵詞：基于FPGA的DDC的設(shè)計(jì)DDC
FPGA的DDS調(diào)頻信號研究與實(shí)現(xiàn)
1 引言 直接數(shù)字頻率合成器（DDS）技術(shù)，具有頻率切換速度快，很容易提高頻率分辨率、對硬件要求低、可編程全數(shù)字化便于單片集成、有利于降低成本、提高可靠性并便于生...
分類：EDA/PLD/PLC 時(shí)間：2010-09-25 閱讀：1830 關(guān)鍵詞：FPGA的DDS調(diào)頻信號研究與實(shí)現(xiàn)DDS調(diào)頻信號
eda常用技術(shù)軟件有哪些呢？ EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計(jì)算機(jī)軟件系統(tǒng)，是指以計(jì)算機(jī)為工作平臺，融合了應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)...
分類：EDA/PLD/PLC 時(shí)間：2010-09-25 閱讀：3293 關(guān)鍵詞：eda技術(shù)軟件有哪些
基于FPGA控制的LED漢字滾動顯示器設(shè)計(jì)
0 引言 現(xiàn)代文明的一個顯著特征是城市中隨處可見的五顏六色的廣告宣傳，其中大多都是由LED點(diǎn)陣制作的漢字或圖形廣告，廣泛應(yīng)用在銀行、醫(yī)院、酒店、火車站、體育場館等...
分類：EDA/PLD/PLC 時(shí)間：2010-09-25 閱讀：3154 關(guān)鍵詞：基于FPGA控制的LED漢字滾動顯示器設(shè)計(jì)滾動顯示器
采用FPGA實(shí)現(xiàn) DisplayPort
在1月份舉辦的美國消費(fèi)電子展(Consumer Electronics Show) 上，數(shù)家業(yè)界主要的平板電視及顯示技術(shù)公司紛紛宣布推出高清 3D 電視和令人驚艷的4K x 2K LCD 顯示器，從而可將...
分類：EDA/PLD/PLC 時(shí)間：2010-09-20 閱讀：2563 關(guān)鍵詞：采用FPGA實(shí)現(xiàn) DisplayPortFPGADisplayPort
0 引言 遠(yuǎn)程通信系統(tǒng)和遠(yuǎn)程監(jiān)控系統(tǒng)對信號傳輸有兩方面的要求：一方面要求接口靈活且有較高的數(shù)據(jù)傳輸帶寬；另一方面要求系統(tǒng)的傳輸距離遠(yuǎn)。傳統(tǒng)接口如UART，USB，以太...
分類：EDA/PLD/PLC 時(shí)間：2010-09-20 閱讀：2376 關(guān)鍵詞：基于FPGA的高速通信系統(tǒng)研究MAX232M25P16CLC005CLC012高速通信系統(tǒng)
基于FPGA的DDS設(shè)計(jì)及實(shí)現(xiàn)
0 引言 隨著現(xiàn)代電子技術(shù)的不斷發(fā)展，在通信系統(tǒng)中往往需要在一定頻率范圍內(nèi)提供一系列穩(wěn)定和準(zhǔn)確的頻率信號，一般的振蕩器己不能滿足要求，這就需要頻率合成技術(shù)。直接...
分類：EDA/PLD/PLC 時(shí)間：2010-09-20 閱讀：4297 關(guān)鍵詞：基于FPGA的DDS設(shè)計(jì)及實(shí)現(xiàn)AT24C512DDS
基于FPGA和IP Core的定制緩沖管理的實(shí)現(xiàn)
隨著通信協(xié)議的發(fā)展及多樣化，協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實(shí)現(xiàn)方面，普遍采用現(xiàn)有的商用芯片NP(Network Processor，網(wǎng)絡(luò)處理器)來完成，流量管理部分需要根據(jù)系統(tǒng)的需要進(jìn)行...
分類：EDA/PLD/PLC 時(shí)間：2010-09-19 閱讀：1721 關(guān)鍵詞：基于FPGA和IP Core的定制緩沖管理的實(shí)現(xiàn)定制緩沖管理
FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元(IOB)和選擇性塊RAM(BlockSelectRAM)的時(shí)延和抖動都為最小。為了適應(yīng)復(fù)雜設(shè)計(jì)...
分類：EDA/PLD/PLC 時(shí)間：2010-09-19 閱讀：2594 關(guān)鍵詞：FPGA全局時(shí)鐘資源相關(guān)原語及使用
1、PLD器件的設(shè)計(jì)步驟 1.1.電路邏輯功能描述 PLD器件的邏輯功能描述一般分為原理圖描述和硬件描述語言描述，原理圖描述是一種直觀簡便的方法，它可以將現(xiàn)有的小規(guī)模...
分類：EDA/PLD/PLC 時(shí)間：2010-09-19 閱讀：4434 關(guān)鍵詞：PLD設(shè)計(jì)方法及步驟PLD
可編程陣列邏輯(PAL)是一種與項(xiàng)可編程、或項(xiàng)固定結(jié)構(gòu)的可編程結(jié)構(gòu)，為能方便實(shí)現(xiàn)各種邏輯功能，其輸出結(jié)構(gòu)通常有多種結(jié)構(gòu)，并且每種結(jié)構(gòu)有一類器件與之相對應(yīng)，下面是組合...
分類：EDA/PLD/PLC 時(shí)間：2010-09-19 閱讀：2758 關(guān)鍵詞：可編程陣列邏輯可編程陣列邏輯
CPLD在無功補(bǔ)償控制儀鍵盤設(shè)計(jì)中的應(yīng)用
摘 要：本控制儀以單片機(jī)80c196kc為，集無功補(bǔ)償、電度量計(jì)量、電能質(zhì)量監(jiān)測及通信于一體，能實(shí)時(shí)顯示電網(wǎng)的各項(xiàng)參數(shù)，通過鍵盤可人工設(shè)定系統(tǒng)運(yùn)行的參數(shù)。單片機(jī)外圍芯片P...
分類：EDA/PLD/PLC 時(shí)間：2010-09-17 閱讀：2969 關(guān)鍵詞：CPLD在無功補(bǔ)償控制儀鍵盤設(shè)計(jì)中的應(yīng)用CPLD
基于FPGA的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計(jì)
摘 要: 為滿足三維大地電磁勘探技術(shù)對多個采集站的同步需求，基于FPGA設(shè)計(jì)了一種晶振頻率校準(zhǔn)系統(tǒng)。系統(tǒng)可以調(diào)節(jié)各采集站的恒溫壓控晶體振蕩器同步于GPS，從而使晶振能夠...
分類：EDA/PLD/PLC 時(shí)間：2010-09-17 閱讀：3345 關(guān)鍵詞：基于FPGA的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計(jì)晶振頻率
基于FPGA的雷達(dá)脈沖預(yù)分選器設(shè)計(jì)
0 引言 現(xiàn)代電子戰(zhàn)環(huán)境日趨復(fù)雜，信號日趨密集，新體制雷達(dá)不斷出現(xiàn)，雷達(dá)信號的各個參數(shù)以各種規(guī)律變化，因而從密集復(fù)雜的信號環(huán)境中分選和識別各種新體制雷達(dá)信號就成...
分類：EDA/PLD/PLC 時(shí)間：2010-09-16 閱讀：2004 關(guān)鍵詞：基于FPGA的雷達(dá)脈沖預(yù)分選器設(shè)計(jì)雷達(dá)脈沖預(yù)分選器
