基于SOPC的數(shù)據(jù)采集與處理系統(tǒng)設(shè)計(jì)

摘　要:基于礦井地震勘探中對(duì)數(shù)據(jù)采集與處理的高性能要求,本文采用SOPC (可編程片上系統(tǒng))技術(shù)設(shè)計(jì)了多通道數(shù)據(jù)采集與處理系統(tǒng)。系統(tǒng)采用24位模數(shù)轉(zhuǎn)換芯片實(shí)現(xiàn)高數(shù)據(jù)采集;利...

分類：EDA/PLD/PLC 時(shí)間：2011-01-27 閱讀：2951 關(guān)鍵詞：基于SOPC的數(shù)據(jù)采集與處理系統(tǒng)設(shè)計(jì)數(shù)據(jù)采集

一種音頻交換混合矩陣設(shè)計(jì)與實(shí)現(xiàn)

音頻交換混合矩陣是各種會(huì)議、演播、指揮系統(tǒng)的設(shè)備，連接不同的音頻輸入、輸出設(shè)備，實(shí)現(xiàn)音頻的交換及混合功能，并實(shí)現(xiàn)音頻信號(hào)的控制與調(diào)度。　　傳統(tǒng)的音頻矩陣通?；?..

分類：EDA/PLD/PLC 時(shí)間：2011-01-26 閱讀：3460 關(guān)鍵詞：一種音頻交換混合矩陣設(shè)計(jì)與實(shí)現(xiàn)PGA4311PCM1681音頻交換混合矩陣

基于FPGA+ DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

摘 要: 針對(duì)圖像處理系統(tǒng)計(jì)算量大、實(shí)時(shí)性高和體積小的要求， 研制了一種以DSP為主處理器FPGA 為輔處理器的高性能實(shí)時(shí)圖像處理系統(tǒng)。利用這兩種芯片的各自特點(diǎn)， 將算法分...

分類：EDA/PLD/PLC 時(shí)間：2011-01-19 閱讀：3001 關(guān)鍵詞：基于FPGA+ DSP的實(shí)時(shí)圖像處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)TMS320C6416

基于VHDL +FPGA 的自動(dòng)售貨機(jī)控制模塊的設(shè)計(jì)與實(shí)現(xiàn)

EDA技術(shù)是以計(jì)算機(jī)為工具完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設(shè)計(jì)仿真等工作。電路設(shè)計(jì)者只需要完成對(duì)系統(tǒng)功能的描述,就可以由計(jì)算機(jī)軟件進(jìn)行系統(tǒng)處理,得到設(shè)計(jì)結(jié)果,并且修...

分類：EDA/PLD/PLC 時(shí)間：2011-01-04 閱讀：4418 關(guān)鍵詞：基于VHDL +FPGA 的自動(dòng)售貨機(jī)控制模塊的設(shè)計(jì)與實(shí)現(xiàn)

基于VHDL的2FSK調(diào)制解調(diào)器設(shè)計(jì)

摘 要：在數(shù)字通信系統(tǒng)中，數(shù)字調(diào)制與解調(diào)技術(shù)占有非常重要的地位。文中介紹了FSK調(diào)制解調(diào)的基本原理，用VHDL語(yǔ)言實(shí)現(xiàn)了2FSK調(diào)制解調(diào)器的設(shè)計(jì)，整個(gè)系統(tǒng)設(shè)計(jì)在MAX+plusII開(kāi)...

分類：EDA/PLD/PLC 時(shí)間：2010-12-31 閱讀：8348 關(guān)鍵詞：基于VHDL的2FSK調(diào)制解調(diào)器設(shè)計(jì)EPM7032LC44-152FSK調(diào)制解調(diào)器

基于FPGA的可編程電阻的設(shè)計(jì)

摘 要：現(xiàn)在市場(chǎng)上的各種電阻和電阻箱有不足之處，不能滿足一些研發(fā)場(chǎng)所的要求，為了解決這一問(wèn)題，本文介紹一種基于FPGA的可直接輸入阻值提供不同電阻的設(shè)計(jì)方法。FPGA通...

分類：EDA/PLD/PLC 時(shí)間：2010-12-30 閱讀：2903 關(guān)鍵詞：基于FPGA的可編程電阻的設(shè)計(jì)

基于FPGA 和PCI 的高測(cè)速板卡的設(shè)計(jì)與實(shí)現(xiàn)

摘 要: 經(jīng)典的碼盤(pán)數(shù)字測(cè)速方法有M 法、T 法、M/ T 法，但都有一定的不足。為了克服原有方法的不足，設(shè)計(jì)并實(shí)現(xiàn)了一種在較大速度范圍都有良好和良好快速性的測(cè)速方法。電路...

分類：EDA/PLD/PLC 時(shí)間：2010-12-30 閱讀：3014 關(guān)鍵詞：基于FPGA 和PCI 的高精度測(cè)速板卡的設(shè)計(jì)與實(shí)現(xiàn)高精度測(cè)速板卡

基于CPLD 的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

摘 要：隨著數(shù)字化生活的到來(lái)， 數(shù)據(jù)采集系統(tǒng)在日常生活中的應(yīng)用越來(lái)越顯著。模擬信號(hào)和數(shù)字信號(hào)之間的轉(zhuǎn)換已成為計(jì)算機(jī)控制系統(tǒng)中不可缺少的環(huán)節(jié)。較傳統(tǒng)數(shù)據(jù)采集系統(tǒng)， ...

分類：EDA/PLD/PLC 時(shí)間：2010-12-28 閱讀：4366 關(guān)鍵詞：基于CPLD 的多路數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)DAC0832ADC0809ADC0832數(shù)據(jù)采集

基于MAX+ PLUS 的十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)

摘 要： MAX+ PLUS Ⅱ 軟件是一種易學(xué)易用的設(shè)計(jì)開(kāi)發(fā)環(huán)境， 它在數(shù)字電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛?；诖?， 首先介紹了MAX + PLUS Ⅱ 軟件常用的設(shè)計(jì)輸入方法; 其次設(shè)計(jì)了...

分類：EDA/PLD/PLC 時(shí)間：2010-12-22 閱讀：4498 關(guān)鍵詞：基于MAX+ PLUS 的十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)十進(jìn)制計(jì)數(shù)器

基于FPGA 的諧波電壓源離散域建模與仿真

摘要: 用于電能計(jì)量的諧波電壓源要求具有很強(qiáng)的諧波合成能力，因此，對(duì)采樣頻率要求較高。目前，絕大多數(shù)諧波電壓源裝置采用DSP 作為控制芯片。DSP 雖然有著很強(qiáng)的信號(hào)處理...

分類：EDA/PLD/PLC 時(shí)間：2010-12-22 閱讀：3819 關(guān)鍵詞：基于FPGA 的諧波電壓源離散域建模與仿真諧波電壓源

一種基于FPGA 的驅(qū)動(dòng)接口電路的設(shè)計(jì)

摘要: 針對(duì)在自動(dòng)控制系統(tǒng)設(shè)計(jì)領(lǐng)域和通信領(lǐng)域中有著廣泛運(yùn)用的AD7862芯片, 介紹了一種基于FPGA 的驅(qū)動(dòng)接口電路的設(shè)計(jì)。闡述了AD7862的特點(diǎn)及基本功能, 以及基于這些功能特...

分類：EDA/PLD/PLC 時(shí)間：2010-12-21 閱讀：3216 關(guān)鍵詞：一種基于FPGA 的驅(qū)動(dòng)接口電路的設(shè)計(jì)AD7862

基于CPLD 的矩陣鍵盤(pán)掃描模塊設(shè)計(jì)

摘要： 為了在不增加CPU 工作負(fù)擔(dān)的前提下，實(shí)現(xiàn)標(biāo)準(zhǔn)鍵盤(pán)和矩陣鍵盤(pán)雙鍵盤(pán)同時(shí)工作，提出了一種基于復(fù)雜可編邏輯器件（CPLD）的矩陣鍵盤(pán)掃描方案，實(shí)現(xiàn)了在矩陣鍵盤(pán)狀態(tài)控...

分類：EDA/PLD/PLC 時(shí)間：2010-12-20 閱讀：4087 關(guān)鍵詞：基于CPLD 的矩陣鍵盤(pán)掃描模塊設(shè)計(jì)

基于 FPGA的音樂(lè)流水燈控制系統(tǒng)的設(shè)計(jì)

摘要：介紹一種基于 FPGA的音樂(lè)流水燈控制器, 采用硬件描述語(yǔ)言對(duì)其進(jìn)行描述, 分別實(shí)現(xiàn)樂(lè)曲的播放和同步流水燈的閃爍。并構(gòu)建一個(gè) SOPC系統(tǒng), 集成 LCD模塊來(lái)顯示實(shí)時(shí)音樂(lè)的...

分類：EDA/PLD/PLC 時(shí)間：2010-12-18 閱讀：3690 關(guān)鍵詞：基于 FPGA的音樂(lè)流水燈控制系統(tǒng)的設(shè)計(jì)音樂(lè)流水燈

無(wú)功功率計(jì)量中移相法的FPGA實(shí)現(xiàn)

摘要：無(wú)功功率計(jì)量方法中的移相法有兩種實(shí)現(xiàn)方法，一種是基于采樣點(diǎn)平移，另一種是利用希爾伯特濾波器。在Matlab 上對(duì)這兩種方法進(jìn)行了設(shè)計(jì)、仿真，并采用EP2C50 型號(hào)的FP...

分類：EDA/PLD/PLC 時(shí)間：2010-12-15 閱讀：3802 關(guān)鍵詞：無(wú)功功率計(jì)量中移相法的FPGA實(shí)現(xiàn)

用Multisim 仿真分析數(shù)據(jù)選擇器的工作過(guò)程

摘 要：介紹用M ultisim 仿真軟件分析數(shù)據(jù)選擇器工作過(guò)程的方法， 即用Multisim 仿真軟件中的字組產(chǎn)生器產(chǎn)生數(shù)據(jù)選擇器的各個(gè)數(shù)據(jù)輸入信號(hào)， 字組產(chǎn)生器的字組內(nèi)容反映數(shù)據(jù)...

分類：EDA/PLD/PLC 時(shí)間：2010-12-13 閱讀：6063 關(guān)鍵詞：用Multisim 仿真分析數(shù)據(jù)選擇器的工作過(guò)程74LS153

基于FPGA的誘發(fā)電位儀系統(tǒng)設(shè)計(jì)

摘要：設(shè)計(jì)了基于FPGA的誘發(fā)電位儀完整系統(tǒng)。首先給出了整個(gè)誘發(fā)電位儀的總體設(shè)計(jì)，討論了FPGA作為主芯片的各模塊集成設(shè)計(jì)，在此基礎(chǔ)上論述了ADSl258模／教轉(zhuǎn)換芯片的特點(diǎn)...

分類：EDA/PLD/PLC 時(shí)間：2010-12-10 閱讀：2074 關(guān)鍵詞：基于FPGA的誘發(fā)電位儀系統(tǒng)設(shè)計(jì)ADS1258誘發(fā)電位儀

基于FPGA的三線制同步串行通信控制器設(shè)計(jì)

摘 要： 為了簡(jiǎn)化應(yīng)用系統(tǒng)中的三線制同步串行通信擴(kuò)展接口，減小系統(tǒng)體積，降低系統(tǒng)功耗，通過(guò)研究三線制同步串行通信的原理，利用FPGA，結(jié)合硬件描述語(yǔ)言VHDL，設(shè)計(jì)了三...

分類：EDA/PLD/PLC 時(shí)間：2010-12-07 閱讀：2836 關(guān)鍵詞：基于FPGA的三線制同步串行通信控制器設(shè)計(jì)三線制同步串行通信

基于FPGA的自適應(yīng)鎖相環(huán)設(shè)計(jì)

摘要：利用鎖相環(huán)進(jìn)行載波跟蹤是獲取本地載波的一種重要方法，針對(duì)鎖相環(huán)的噪聲性能和跟蹤速度不能同時(shí)達(dá)到的限制，在鎖相環(huán)PLL中引入自適應(yīng)模塊，根據(jù)環(huán)路所處的環(huán)境自適...

分類：EDA/PLD/PLC 時(shí)間：2010-12-06 閱讀：3463 關(guān)鍵詞：基于FPGA的自適應(yīng)鎖相環(huán)設(shè)計(jì)自適應(yīng)鎖相環(huán)

基于FPGA與DDS的信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)

目前，大多通信設(shè)備都是針對(duì)某一種或少量幾種固定的通信體制、信號(hào)調(diào)制樣式以及信號(hào)特征參數(shù)，例如GSM移動(dòng)通信信號(hào)只有GMSK一種調(diào)制樣式，其調(diào)制速率為22.8 Kbit/s，因此這...

分類：EDA/PLD/PLC 時(shí)間：2010-11-26 閱讀：4032 關(guān)鍵詞：基于FPGA與DDS的信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)TPS54613TPS54615DAC2904信號(hào)源