在便攜式應(yīng)用中，利用零功耗CPLD來(lái)降低系統(tǒng)總成本

可編程邏輯器件（PLD,Programmable Logic Device）的靈活性一直受到電子工程師的喜愛(ài)，但在各種移動(dòng)式消費(fèi)類電子產(chǎn)品市場(chǎng)仍然是ASIC芯片的天地。有幾個(gè)原因阻礙著CPLD器件...

分類：EDA/PLD/PLC 時(shí)間：2011-07-22 閱讀：3274 關(guān)鍵詞：在便攜式應(yīng)用中，利用零功耗CPLD來(lái)降低系統(tǒng)總成本

一種基于FPGA的無(wú)線射頻讀卡器開發(fā)與設(shè)計(jì)

引言 現(xiàn)在我們?cè)诔匈?gòu)物付款時(shí)候只要一個(gè)識(shí)別器就可以很快知道價(jià)格，不再是以前的一個(gè)算盤或者計(jì)算器，加快了付款速度，很好地方便了顧客。無(wú)線射頻識(shí)別（RFID）技術(shù)是...

分類：EDA/PLD/PLC 時(shí)間：2011-07-13 閱讀：3461 關(guān)鍵詞：一種基于FPGA的無(wú)線射頻讀卡器開發(fā)與設(shè)計(jì)無(wú)線射頻讀卡器

基于CPLD的TMS320F2812硬件平臺(tái)設(shè)計(jì)

1 引言　　TMS320F2812是美國(guó)德州儀器公司推出的C2000 家族中一代產(chǎn)品。先進(jìn)的內(nèi)部和外設(shè)結(jié)構(gòu)使得該處理器主要用于大存儲(chǔ)設(shè)備管理、高性能的控制場(chǎng)合。在F2812構(gòu)成的應(yīng)用系...

分類：EDA/PLD/PLC 時(shí)間：2011-05-25 閱讀：3001 關(guān)鍵詞：基于CPLD的TMS320F2812硬件平臺(tái)設(shè)計(jì)TMS320F2812

一種跳頻MSK信號(hào)檢測(cè)算法及FPGA 實(shí)現(xiàn)

引言　　采用MSK 調(diào)制的跳頻通信具有主瓣能量集中、旁瓣衰落滾降快、頻譜利用率高和抗干擾能力強(qiáng)等優(yōu)點(diǎn)，在軍事通信中應(yīng)用廣泛。如美軍現(xiàn)役的聯(lián)合戰(zhàn)術(shù)信息分發(fā)系統(tǒng)采用的通...

分類：EDA/PLD/PLC 時(shí)間：2011-05-25 閱讀：3768 關(guān)鍵詞：一種跳頻MSK信號(hào)檢測(cè)算法及FPGA 實(shí)現(xiàn)

基于FPGA 的VGA 圖形控制器的實(shí)現(xiàn)方法

引言　　VGA（視頻圖形陣列）作為一種標(biāo)準(zhǔn)的顯示接口得到廣泛的應(yīng)用。利用FPGA 芯片和EDA 設(shè)計(jì)方法，可以因地制宜，根據(jù)用戶的特定需要，設(shè)計(jì)出針對(duì)性強(qiáng)的VGA 顯示控制器，...

分類：EDA/PLD/PLC 時(shí)間：2011-05-25 閱讀：4358 關(guān)鍵詞：基于FPGA 的VGA 圖形控制器的實(shí)現(xiàn)方法

簡(jiǎn)論FPGA在自定義測(cè)試中的四種應(yīng)用情況

引言　　電子產(chǎn)品不斷提高的復(fù)雜性無(wú)疑為測(cè)試工程師帶來(lái)巨大的挑戰(zhàn)。許多被測(cè)設(shè)備（DUT）需要更加復(fù)雜的測(cè)試方法，而傳統(tǒng)測(cè)試儀器往往無(wú)法滿足這些復(fù)雜的測(cè)試需求。在這種...

分類：EDA/PLD/PLC 時(shí)間：2011-05-23 閱讀：2139 關(guān)鍵詞：簡(jiǎn)論FPGA在自定義測(cè)試中的四種應(yīng)用情況

基于SOPC的分布式干擾系統(tǒng)嵌入式網(wǎng)關(guān)設(shè)計(jì)

引言　　分布式干擾系統(tǒng)是一種綜合化、一體化、小型化、網(wǎng)絡(luò)化和智能化系統(tǒng)，是將眾多體積小，重量輕，廉價(jià)的小功率偵察干擾機(jī)裝置在易于投放的小型平臺(tái)上，分布在接近被干...

分類：EDA/PLD/PLC 時(shí)間：2011-05-19 閱讀：2360 關(guān)鍵詞：基于SOPC的分布式干擾系統(tǒng)嵌入式網(wǎng)關(guān)設(shè)計(jì)

一種基于SOPC技術(shù)的EPA控制器

引言　　隨著以太網(wǎng)技術(shù)的飛速發(fā)展，工業(yè)以太網(wǎng)漸漸成為自動(dòng)化控制系統(tǒng)里主流的高速率的通信方式，工業(yè)以太網(wǎng)技術(shù)已然成為一個(gè)獨(dú)立發(fā)展的分支。EPA是我國(guó)個(gè)擁有自主知識(shí)產(chǎn)...

分類：EDA/PLD/PLC 時(shí)間：2011-05-19 閱讀：2298 關(guān)鍵詞：一種基于SOPC技術(shù)的EPA控制器EP1C12Q240C8MAX3232HY57V641620LAN91C111AM29LV160

基于FPGA的智能儀器遠(yuǎn)程控制系統(tǒng)設(shè)計(jì)

摘 要： 為實(shí)現(xiàn)智能儀器的遠(yuǎn)程控制， 提高控制系統(tǒng)的速度， 采用現(xiàn)場(chǎng)可編程門陣列（ FPGA） 芯片、USB 芯片等實(shí)現(xiàn)了智能儀器遠(yuǎn)程控制系統(tǒng)的設(shè)計(jì)。重點(diǎn)介紹RS 232 與USB 的...

分類：EDA/PLD/PLC 時(shí)間：2011-04-14 閱讀：2999 關(guān)鍵詞：基于FPGA的智能儀器遠(yuǎn)程控制系統(tǒng)設(shè)計(jì)MAX3232CY7C68013

一種多路圖像采集系統(tǒng)的軟件設(shè)計(jì)

工業(yè)現(xiàn)場(chǎng)因?yàn)榄h(huán)境復(fù)雜，實(shí)時(shí)性要求高，常常需要對(duì)一處或多處重要位置同時(shí)進(jìn)行監(jiān)控，且能夠在需要時(shí)切換其中一幅畫面全屏顯示。這就要求設(shè)計(jì)一種實(shí)時(shí)視頻監(jiān)控系統(tǒng)，既能夠滿...

分類：EDA/PLD/PLC 時(shí)間：2011-04-06 閱讀：5141 關(guān)鍵詞：一種多路圖像采集系統(tǒng)的軟件設(shè)計(jì)ADV7125ADV7181B

基于FPGA的寬帶數(shù)字信道化接收機(jī)的設(shè)計(jì)

現(xiàn)代電磁信號(hào)環(huán)境越來(lái)越復(fù)雜密集，要求電子戰(zhàn)接收機(jī)必須具有很寬的處理帶寬、高靈敏度、大動(dòng)態(tài)范圍、多信號(hào)并行處理和大量信息實(shí)時(shí)處理的能力。而數(shù)字信道化接收機(jī)不僅可以...

分類：EDA/PLD/PLC 時(shí)間：2011-04-06 閱讀：4240 關(guān)鍵詞：基于FPGA的寬帶數(shù)字信道化接收機(jī)的設(shè)計(jì)

CPLD的串口電路設(shè)計(jì)

一、硬件電路設(shè)計(jì)　　本文選用CPLD 是ALTERA 公司的EPM240T100，結(jié)合MAX232 接口芯片進(jìn)行串口通信設(shè)計(jì)，框圖如下圖1 所示。圖1 CPLD串口通信模塊硬件設(shè)計(jì)　　二、VHDL程序...

分類：EDA/PLD/PLC 時(shí)間：2011-03-29 閱讀：3694 關(guān)鍵詞：CPLD的串口電路設(shè)計(jì)MAX232

基于FPGA的8PSK軟解調(diào)的研究與實(shí)現(xiàn)

摘 要：先分析了8PSK 的軟解調(diào)原理，針對(duì)的對(duì)數(shù)似然比（LLR）運(yùn)算復(fù)雜度較高的特點(diǎn)，選用了相對(duì)簡(jiǎn)化的值（MAX）算法作為可編程邏輯門陣列（FGPA）硬件平臺(tái)實(shí)現(xiàn)方案。隨后，...

分類：EDA/PLD/PLC 時(shí)間：2011-03-28 閱讀：4156 關(guān)鍵詞：基于FPGA的8PSK軟解調(diào)的研究與實(shí)現(xiàn)

多碼率QC-LDPC譯碼器設(shè)計(jì)與實(shí)現(xiàn)

摘 要：低密度奇偶校驗(yàn)碼（LDPC）是目前最有效的差錯(cuò)控制手段之一，而其中準(zhǔn)循環(huán)LDPC 碼（QC-LDPC）應(yīng)用最為廣泛。提出了一種通用的多碼率QC-LDPC 譯碼器設(shè)計(jì)方法，并在FPG...

分類：EDA/PLD/PLC 時(shí)間：2011-03-25 閱讀：3551 關(guān)鍵詞：多碼率QC-LDPC譯碼器設(shè)計(jì)與實(shí)現(xiàn)譯碼器

基于FPGA的部分響應(yīng)CPM信號(hào)解調(diào)器的設(shè)計(jì)

在現(xiàn)有的民用、軍用通信系統(tǒng)的眾多應(yīng)用領(lǐng)域中，為了實(shí)現(xiàn)高速率數(shù)據(jù)傳輸，提高頻譜利用率，必須采用帶寬效率更高的編碼、調(diào)制技術(shù)。在眾多的調(diào)制方式中，連續(xù)相位調(diào)制信號(hào)（...

分類：EDA/PLD/PLC 時(shí)間：2011-03-23 閱讀：3367 關(guān)鍵詞：基于FPGA的部分響應(yīng)CPM信號(hào)解調(diào)器的設(shè)計(jì)

基于FPGA的高性能DAC芯片測(cè)試與研究

D/A 轉(zhuǎn)換器作為連接數(shù)字系統(tǒng)與模擬系統(tǒng)的橋梁，不僅要求快速、靈敏，而且線性誤差、信噪比和增益誤差等也要滿足系統(tǒng)的要求[1]。因此，研究DAC 芯片的測(cè)試方法，對(duì)高速、高...

分類：EDA/PLD/PLC 時(shí)間：2011-03-23 閱讀：5399 關(guān)鍵詞：基于FPGA的高性能DAC芯片測(cè)試與研究

基于FPGA的IEEE-1394b雙向數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)

隨著IEEE Std 1394-1995技術(shù)的高速發(fā)展，IEEE 1394已經(jīng)成為眾多電子設(shè)備基本的外部接口。然而，要進(jìn)一步擴(kuò)展它的適用領(lǐng)域，就必須克服其接口被限制工作在較短距離以及不適...

分類：EDA/PLD/PLC 時(shí)間：2011-03-21 閱讀：3182 關(guān)鍵詞：基于FPGA的IEEE-1394b雙向數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)數(shù)據(jù)傳輸

基于FPGA的語(yǔ)音信號(hào)實(shí)時(shí)處理

隨著語(yǔ)音識(shí)別技術(shù)的應(yīng)用越來(lái)越廣， 對(duì)其實(shí)時(shí)性的要求也越來(lái)越高。專用的DSP 語(yǔ)音芯片雖然有硬件加速功能， 但其指令依然是串行計(jì)算， 在實(shí)時(shí)性方面有所欠缺。如今， 具有并...

分類：EDA/PLD/PLC 時(shí)間：2011-03-17 閱讀：2656 關(guān)鍵詞：基于FPGA的語(yǔ)音信號(hào)實(shí)時(shí)處理語(yǔ)音信號(hào)

一種改進(jìn)型的時(shí)分多址的實(shí)現(xiàn)方法

隨著現(xiàn)代通信技術(shù)的發(fā)展，各種多址技術(shù)在日常生活中的應(yīng)用正變得越來(lái)越廣泛。所謂多址技術(shù)，是指許多用戶同時(shí)使用同一頻譜，采用不同的處理技術(shù)，使不同用戶信號(hào)之間互不干...

分類：EDA/PLD/PLC 時(shí)間：2011-03-17 閱讀：2822 關(guān)鍵詞：一種改進(jìn)型的時(shí)分多址的實(shí)現(xiàn)方法