從關(guān)鍵影響途徑出發(fā)，運放電路降噪技巧分享
出處：網(wǎng)絡(luò) 發(fā)布于：2025-05-12 14:51:53 | 347 次閱讀
在電子電路設(shè)計領(lǐng)域，運放電路的性能優(yōu)化至關(guān)重要，而降低噪聲干擾是其中的關(guān)鍵環(huán)節(jié)。噪聲的表現(xiàn)形式豐富多樣，它既可以是隨機信號，也可以是重復(fù)信號；可能在內(nèi)部產(chǎn)生，也可能源于外部環(huán)境；有電壓或電流的形式，并且具有寬帶或窄帶、高頻或低頻等不同特性。這里我們將噪聲定義為任何在運放輸出端出現(xiàn)的無用信號。
噪聲通?？煞譃槠骷墓逃性肼暫屯獠吭肼?。固有噪聲包含熱噪聲、散彈噪聲和低頻噪聲（1/f 噪聲）等，這些是器件本身特性所導(dǎo)致的。而外部噪聲則主要指電源噪聲、空間耦合干擾等，一般通過合理的設(shè)計是可以避免或減小其影響的。對于低噪聲運放而言，降低外部噪聲的影響對充分發(fā)揮其性能起著至關(guān)重要的作用。
常見外部噪聲源
電源紋波：在采用全波整流的線性穩(wěn)壓供電電路中，100Hz 紋波是主要的電源噪聲。對于運放電路，100Hz 噪聲電平通常要求控制在 10nV - 100nV（RTI）內(nèi)，這主要取決于三個因素：運放在 100Hz 時的電源抑制比（PSRR）、穩(wěn)壓器的紋波抑制比以及穩(wěn)壓器的輸入濾波電容的大小。以 ADI 高壓放大器 OP77 為例，從其 PSRR - 頻率曲線（圖 1）可以看出，OP77 在 100Hz 時 PSRR 大約是 76dB。若要獲得不大于 100nV（RTI）的性能，供電電源的紋波必須小于 0.6mV。常用的三端穩(wěn)壓一般能提供大約 60dB 的紋波抑制能力，在這種情況下，穩(wěn)壓器的輸入濾波電容必須足夠大，以將輸入端的紋波限制在 0.6V 以下。
電源去耦：典型的串聯(lián)穩(wěn)壓器供電的電源中包含幅度為 150μV、頻率范圍為 100Hz - 100KHz 的噪聲，開關(guān)型電源的噪聲情況更為嚴(yán)重。運放的 PSRR 在高頻時以 20dB/Decade 的速度降低，通過在電源腳加 RC 或 LC 去耦網(wǎng)絡(luò)，能濾除大部分噪聲，電路形式如圖 3 所示。不過在使用 RC 去耦時，需要注意負載電流的變化會導(dǎo)致對電源腳上電壓的調(diào)制。
電源調(diào)整率：任何電源電壓的變化都會引起運放輸入偏置電流的變化。從圖 1 可知，OP77 的 PSRR 在 DC 時是 126dB（0.5μV/V），電源電壓的變化是一個潛在的低頻噪聲源。在低噪聲運放的應(yīng)用中，降低電源的紋波和提高電源的調(diào)整率都十分重要，電源調(diào)整率不足通常會引起討厭的低頻噪聲。
開關(guān)電源：開關(guān)電源是一個嚴(yán)重的噪聲源。從典型的開關(guān)電源輸出端的電壓波形（圖 4）可以看出，噪聲頻譜既包含開關(guān)頻率及其諧波成分，還包含開關(guān)回路諧振引起的阻尼振蕩的高頻成分，頻率從幾十 KHz 一直延續(xù)到幾十 MHz。而普通的運放在幾百 Hz 以上時 PSRR 開始急劇下降，到幾百 KHz 時幾乎為零，此時，出現(xiàn)在輸出端的電源噪聲將非常嚴(yán)重。
影響途徑和對策
除了要注意對運放 PSRR 或 CMRR 參數(shù)的選擇和加強運放供電去耦（如采用 RC 去耦）外，在開關(guān)電源供電設(shè)計中，還應(yīng)關(guān)注以下幾個方面：
直接耦合干擾：電源中的噪聲可能通過基準(zhǔn)源或 PCB 的漏電直接耦合到放大器的輸入端。因此，要注意對電壓基準(zhǔn)源輸出的濾波，對于 PCB 漏電，可在信號輸入引線與電源走線間加地線防護。
分布電容耦合干擾：噪聲可能通過 PCB 走線之間的分布電容直接耦合到放大器輸入端，造成干擾。在 PCB 布線時，要遵循 3W 原則，即電源線與弱信號線不要貼近平行走線，線凈距大于線寬的 3 倍，并在電源線或數(shù)字信號線與模擬小信號線之間加地線隔離。
公共阻抗干擾：接地處理不當(dāng)，噪聲會通過公共阻抗影響敏感電路部分。為防止公共阻抗將電源噪聲引入信號回路，要注意接地上避免帶噪聲的大電流流過前級小信號地；采用單點接地，將電源、模擬、數(shù)字電路分開接地；布板使用地平面層，最小化地線阻抗；開關(guān)電源輸出從最后一個濾波電容的地端引出電源地，避免從濾波電感前的電容的地端引出。
共模電流干擾：開關(guān)管漏極開關(guān)電壓驅(qū)動的位移電流，通過初次級分布電容、次級電路、次級對大地與雜散電容、大地與初級地之間的雜散電容形成環(huán)路，次級模擬電路中流過的共模電流流過不平衡的阻抗轉(zhuǎn)換成差模，對放大電路造成干擾（如圖 6）。共模方式引入的干擾一般為開關(guān)噪聲中的高頻分量（數(shù) MHz 以上）。對此的措施主要有提供一條從開關(guān)電源次級地返回初級地的低阻抗噪聲旁路通道，通常使用 1000p - 2200p 的安規(guī)電容；使用共模扼流圈加強開關(guān)電源的輸出的共模濾波；使用隔離技術(shù)，最小化回路中的共模電流。
空間耦合干擾：噪聲會通過空間磁場耦合到具有一定環(huán)路面積的信號回路或地線環(huán)中，造成對信號的影響。另外來自開關(guān)電源或市電網(wǎng)絡(luò)的高頻干擾可能通過空間雜散電容直接耦合到信號回路。在設(shè)計中，要合理布局、調(diào)整電感線圈或變壓器放置方向、優(yōu)化布線，減小關(guān)鍵信號的回路面積，避免形成地環(huán)路；雙面或單面板布線時，注意信號線和地線、電源線與地線一定要貼近平行走線，使用 1000p 電容射頻多點接地，兼顧 EMC 和低頻信噪比的需求；對敏感電路加屏蔽，注意屏蔽層連接到被保護信號的參考地；走線設(shè)計上注意電源線不要和信號線捆扎在一起。
噪聲通?？煞譃槠骷墓逃性肼暫屯獠吭肼?。固有噪聲包含熱噪聲、散彈噪聲和低頻噪聲（1/f 噪聲）等，這些是器件本身特性所導(dǎo)致的。而外部噪聲則主要指電源噪聲、空間耦合干擾等，一般通過合理的設(shè)計是可以避免或減小其影響的。對于低噪聲運放而言，降低外部噪聲的影響對充分發(fā)揮其性能起著至關(guān)重要的作用。
常見外部噪聲源
電源紋波：在采用全波整流的線性穩(wěn)壓供電電路中，100Hz 紋波是主要的電源噪聲。對于運放電路，100Hz 噪聲電平通常要求控制在 10nV - 100nV（RTI）內(nèi)，這主要取決于三個因素：運放在 100Hz 時的電源抑制比（PSRR）、穩(wěn)壓器的紋波抑制比以及穩(wěn)壓器的輸入濾波電容的大小。以 ADI 高壓放大器 OP77 為例，從其 PSRR - 頻率曲線（圖 1）可以看出，OP77 在 100Hz 時 PSRR 大約是 76dB。若要獲得不大于 100nV（RTI）的性能，供電電源的紋波必須小于 0.6mV。常用的三端穩(wěn)壓一般能提供大約 60dB 的紋波抑制能力，在這種情況下，穩(wěn)壓器的輸入濾波電容必須足夠大，以將輸入端的紋波限制在 0.6V 以下。
電源去耦：典型的串聯(lián)穩(wěn)壓器供電的電源中包含幅度為 150μV、頻率范圍為 100Hz - 100KHz 的噪聲，開關(guān)型電源的噪聲情況更為嚴(yán)重。運放的 PSRR 在高頻時以 20dB/Decade 的速度降低，通過在電源腳加 RC 或 LC 去耦網(wǎng)絡(luò)，能濾除大部分噪聲，電路形式如圖 3 所示。不過在使用 RC 去耦時，需要注意負載電流的變化會導(dǎo)致對電源腳上電壓的調(diào)制。 電源調(diào)整率：任何電源電壓的變化都會引起運放輸入偏置電流的變化。從圖 1 可知，OP77 的 PSRR 在 DC 時是 126dB（0.5μV/V），電源電壓的變化是一個潛在的低頻噪聲源。在低噪聲運放的應(yīng)用中，降低電源的紋波和提高電源的調(diào)整率都十分重要，電源調(diào)整率不足通常會引起討厭的低頻噪聲。開關(guān)電源：開關(guān)電源是一個嚴(yán)重的噪聲源。從典型的開關(guān)電源輸出端的電壓波形（圖 4）可以看出，噪聲頻譜既包含開關(guān)頻率及其諧波成分，還包含開關(guān)回路諧振引起的阻尼振蕩的高頻成分，頻率從幾十 KHz 一直延續(xù)到幾十 MHz。而普通的運放在幾百 Hz 以上時 PSRR 開始急劇下降，到幾百 KHz 時幾乎為零，此時，出現(xiàn)在輸出端的電源噪聲將非常嚴(yán)重。
影響途徑和對策除了要注意對運放 PSRR 或 CMRR 參數(shù)的選擇和加強運放供電去耦（如采用 RC 去耦）外，在開關(guān)電源供電設(shè)計中，還應(yīng)關(guān)注以下幾個方面：
直接耦合干擾：電源中的噪聲可能通過基準(zhǔn)源或 PCB 的漏電直接耦合到放大器的輸入端。因此，要注意對電壓基準(zhǔn)源輸出的濾波，對于 PCB 漏電，可在信號輸入引線與電源走線間加地線防護。
分布電容耦合干擾：噪聲可能通過 PCB 走線之間的分布電容直接耦合到放大器輸入端，造成干擾。在 PCB 布線時，要遵循 3W 原則，即電源線與弱信號線不要貼近平行走線，線凈距大于線寬的 3 倍，并在電源線或數(shù)字信號線與模擬小信號線之間加地線隔離。
公共阻抗干擾：接地處理不當(dāng)，噪聲會通過公共阻抗影響敏感電路部分。為防止公共阻抗將電源噪聲引入信號回路，要注意接地上避免帶噪聲的大電流流過前級小信號地；采用單點接地，將電源、模擬、數(shù)字電路分開接地；布板使用地平面層，最小化地線阻抗；開關(guān)電源輸出從最后一個濾波電容的地端引出電源地，避免從濾波電感前的電容的地端引出。
共模電流干擾：開關(guān)管漏極開關(guān)電壓驅(qū)動的位移電流，通過初次級分布電容、次級電路、次級對大地與雜散電容、大地與初級地之間的雜散電容形成環(huán)路，次級模擬電路中流過的共模電流流過不平衡的阻抗轉(zhuǎn)換成差模，對放大電路造成干擾（如圖 6）。共模方式引入的干擾一般為開關(guān)噪聲中的高頻分量（數(shù) MHz 以上）。對此的措施主要有提供一條從開關(guān)電源次級地返回初級地的低阻抗噪聲旁路通道，通常使用 1000p - 2200p 的安規(guī)電容；使用共模扼流圈加強開關(guān)電源的輸出的共模濾波；使用隔離技術(shù)，最小化回路中的共模電流。 空間耦合干擾：噪聲會通過空間磁場耦合到具有一定環(huán)路面積的信號回路或地線環(huán)中，造成對信號的影響。另外來自開關(guān)電源或市電網(wǎng)絡(luò)的高頻干擾可能通過空間雜散電容直接耦合到信號回路。在設(shè)計中，要合理布局、調(diào)整電感線圈或變壓器放置方向、優(yōu)化布線，減小關(guān)鍵信號的回路面積，避免形成地環(huán)路；雙面或單面板布線時，注意信號線和地線、電源線與地線一定要貼近平行走線，使用 1000p 電容射頻多點接地，兼顧 EMC 和低頻信噪比的需求；對敏感電路加屏蔽，注意屏蔽層連接到被保護信號的參考地；走線設(shè)計上注意電源線不要和信號線捆扎在一起。
0次
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處：維庫電子市場網(wǎng)”的所有作品，版權(quán)均屬于維庫電子市場網(wǎng)，轉(zhuǎn)載請必須注明維庫電子市場網(wǎng)，http://www.58mhw.cn，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時，必須保留本網(wǎng)注明的作品出處，并自負版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題，請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
電路圖分類
廣告
熱門電路圖
最新電路圖
