邏輯電平位移基礎(chǔ)知識(shí) -- 在通信和 GPIO 中混合高、低邏輯電平電壓
出處:Digi-Key 發(fā)布于:2022-05-05 16:29:53 | 1909 次閱讀
最新的數(shù)字設(shè)備設(shè)計(jì)得越來(lái)越小、越來(lái)越快,效率也更高。主流 5V 邏輯電平被越來(lái)越低的 3.3V、2.5V、1.8V 甚至更低的電壓標(biāo)準(zhǔn)所取代,因此需要一種方法讓不匹配的系統(tǒng)能夠可靠、有效地進(jìn)行通信。設(shè)計(jì)者需要確保邏輯 1 或邏輯 0 可以在這些平臺(tái)上以一種可預(yù)測(cè)的方式實(shí)現(xiàn)。
二進(jìn)制或兩級(jí)邏輯電壓之間的轉(zhuǎn)換/隔離促進(jìn)了可預(yù)測(cè)的電路行為。設(shè)計(jì)者可能會(huì)認(rèn)為 3.3 V 的信號(hào)在 5 V 引腳上“應(yīng)該有效”,但并不是在所有條件下總是如此。相反,在大多數(shù)情況下,在一個(gè)接受 3.3V、5 V 電壓的引腳上使用 5V 信號(hào)肯定是有效的,但這種方法由于需要額外的元件且在某些情況下要“燒掉”多余的電壓,所以成本更高。
有替代方案嗎?
有源轉(zhuǎn)換器/電平位移器件解決了常見(jiàn)的轉(zhuǎn)換問(wèn)題,甚至可能提供額外的有用功能,如反相、推挽輸出、三態(tài)或差分功能。但是,如果有不太復(fù)雜的東西允許實(shí)現(xiàn)更寬的邏輯電壓水平和雙向通信那怎么樣?一個(gè)分立、緊湊的 MOSFET 可以以高頻率和高效率完成轉(zhuǎn)換。使用這些廉價(jià)的半導(dǎo)體和一些額外的無(wú)源器件,可以對(duì)像 I2C 和直接 GPIO 引腳到引腳連接這樣的通信方式實(shí)現(xiàn)電平位移。適當(dāng)?shù)剡x擇 MOSFET 就可以實(shí)現(xiàn)更高的邏輯電壓,例如 12 V 或 18 V 也可用于監(jiān)測(cè)汽車(chē)電路就是一例。
注意:采用 Hs 模式(高速模式)的 I2C 可能需要更精細(xì)的元件,如 NXP 的 PCA9306 雙向轉(zhuǎn)換器。
實(shí)例: BS170 (N 溝道增強(qiáng)模式場(chǎng)效應(yīng)晶體管)
BS170 旨在最大限度地減少導(dǎo)通電阻,同時(shí)提供可靠和快速的開(kāi)關(guān)性能,適合低電壓、低電流開(kāi)關(guān)應(yīng)用。圖 1 顯示了進(jìn)行基本通信或 GPIO 邏輯電平位移所需的連接。

圖 1:基本、單總線、電平轉(zhuǎn)換 MOSFET 電路。
MOSFET 兩側(cè)的邏輯高電平是通過(guò)上拉電阻實(shí)現(xiàn)的,其各自的電源提供快速模式 (400 kHz) I2C 信號(hào)或其他類(lèi)似的快速數(shù)字接口的轉(zhuǎn)換。MOSFET 的柵極被保持在低壓供電水平。當(dāng)沒(méi)有器件拉低總線線路電壓時(shí),MOSFET 的源極的總線線路就會(huì)被低壓上拉電阻拉高。MOSFET 的柵/源電壓 (VGS) 低于閾值,MOSFET 不導(dǎo)通。這使得 MOSFET 漏極的總線電壓被高壓上拉電阻拉起。MOSFET 兩側(cè)的總線保持為高電平,但處于不同的電壓水平。見(jiàn)圖 2。
圖 2:邏輯高電壓轉(zhuǎn)換。
如果低壓器件拉低 MOSFET 源極的總線電壓,而柵極保持在低壓供電水平,則 VGS 會(huì)上升到閾值以上,然后 MOSFET 開(kāi)始導(dǎo)通。此時(shí) MOSFET 漏極的總線電壓也會(huì)被拉低。參見(jiàn)圖 3。
圖3:由低壓器件啟動(dòng)的邏輯低電壓轉(zhuǎn)換。
如果高壓器件拉低了 MOSFET 漏極的總線電壓,MOSFET 的基底二極管允許源極也被部分拉低,這是因?yàn)槎O管上有少量的電壓下降。見(jiàn)圖 4。
圖 4:由高電壓器件啟動(dòng)的近邏輯低電壓轉(zhuǎn)換。
當(dāng) MOSFET 的源極被部分拉低時(shí),VGS 上升到閾值以上,MOSFET 開(kāi)始有效地繞過(guò)基底二極管進(jìn)行導(dǎo)通。見(jiàn)圖 5。
圖 5:由高電壓器件啟動(dòng)的全邏輯 LOW 電壓轉(zhuǎn)換。
這三種狀態(tài)顯示了在總線系統(tǒng)的兩個(gè)方向上轉(zhuǎn)換的邏輯電平,與驅(qū)動(dòng)部分無(wú)關(guān)。根據(jù) MOSFET 的能力,實(shí)現(xiàn)多組合高電壓和低電壓供電是可能的。無(wú)論邏輯電平?jīng)_突是涉及點(diǎn)對(duì)點(diǎn) GPIO、傳感器輸出還是雙向多線路通信,MOSFET 電平移位器都是有用的工具。圖 5 展示了一個(gè)使用兩個(gè) MOSFET 實(shí)現(xiàn)的轉(zhuǎn)換后、雙線、雙向通信電路。
圖 6:雙線雙向轉(zhuǎn)換數(shù)據(jù)通信電路。
隔離
為了防止在高壓設(shè)備斷電或高壓電源斷電的情況下出現(xiàn)隨機(jī)的邏輯電平,可以采用額外的 MOSFET“漏極到漏極”來(lái)隔離高壓邏輯總線線路。
圖 7:轉(zhuǎn)換后的數(shù)據(jù)通信電路中的隔離總線線路。
開(kāi)發(fā)板
為了詳細(xì)了解邏輯電平轉(zhuǎn)換,一些制造商生產(chǎn)了開(kāi)發(fā)板,裝有 MOSFET 或邏輯轉(zhuǎn)換器件以及所需的外圍無(wú)源器件,以便進(jìn)行快速連接和實(shí)驗(yàn)。
結(jié)語(yǔ)
選擇合適的 MOSFET 和上拉電阻是這種簡(jiǎn)單而有效的邏輯轉(zhuǎn)換方法的成功關(guān)鍵。典型器件數(shù)據(jù)手冊(cè)中包含了實(shí)驗(yàn)所需的信息。在大多數(shù)情況下,BS170 的上拉電阻在 4.7 Khm 到 10 Khm 范圍內(nèi)可能效果很好。專(zhuān)用邏輯電平轉(zhuǎn)換器 IC 也可以提供額外的功能,如 I/O 和供電電壓輸入的 15kV ESD 保護(hù)。
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品,版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng),轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng),http://www.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性,不承擔(dān)此類(lèi)作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí),必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問(wèn)題,請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。
- LM317:高效構(gòu)建電壓源及電流源電路方案1
- 如何使用多相轉(zhuǎn)換器平衡電流2
- LTC4365 如何實(shí)現(xiàn)敏感電路過(guò)壓與反接保護(hù)3
- MOS 管邏輯電路五種門(mén)電路特性4
- 點(diǎn)動(dòng)正轉(zhuǎn)控制電路簡(jiǎn)介5
- 單鍵開(kāi)關(guān)機(jī)電路與輕觸開(kāi)關(guān)的創(chuàng)新設(shè)計(jì)解析6
- 二極管的恒壓降模型7
- MC34063電路計(jì)算公式及應(yīng)用講解8
- 3.3V - 1.8V 電平雙向轉(zhuǎn)換:多場(chǎng)景配置及獨(dú)特優(yōu)勢(shì)剖析9
- 液晶電視機(jī)電路結(jié)構(gòu)的關(guān)鍵要點(diǎn)10
- XR2206函數(shù)發(fā)生器
- MC34063電路計(jì)算公式及應(yīng)用講解
- 二極管的恒壓降模型
- 點(diǎn)動(dòng)正轉(zhuǎn)控制電路簡(jiǎn)介
- 如何使用多相轉(zhuǎn)換器平衡電流
- 液晶電視機(jī)電路結(jié)構(gòu)的關(guān)鍵要點(diǎn)
- LTC4365 如何實(shí)現(xiàn)敏感電路過(guò)壓與反接保護(hù)
- 單鍵開(kāi)關(guān)機(jī)電路與輕觸開(kāi)關(guān)的創(chuàng)新設(shè)計(jì)解析
- MOS 管邏輯電路五種門(mén)電路特性
- LM317:高效構(gòu)建電壓源及電流源電路方案














