TTL集成邏輯門電路的應(yīng)用
出處:jqlilee 發(fā)布于:2011-08-27 12:36:20 | 5961 次閱讀
一、TTL與非門的工作原理
1.電路結(jié)構(gòu)

2.工作原理
?、佥斎胗械碗娖?.3V: K點電位為1V V1導(dǎo)通 V2V5截止,V3V4導(dǎo)通。 (F為3.6V高電平。)
?、谳斎肴珵楦唠娖?V 則K點電位3.7V 在三個PN結(jié)的
鉗制下VK=2.1v V1集電結(jié)正偏 發(fā)射結(jié)反偏。
R1處于倒置工作狀態(tài)(B反)
R1 V5-飽和 M點電位1V
則V3--微導(dǎo)通 V4--截止 (則F=0.3V 低電平)
由①、②

1.采用抗飽和三極管
三極管飽和越深,其工作速度越慢。要提高電路的工作速度,就必須設(shè)法使三極管工作在淺飽和狀態(tài),為此,需采用抗飽和三極管。
2.采用有源泄放電路
在V5導(dǎo)通后,V6接著導(dǎo)通,分流了V5的部分基極電流,使V5工作在淺飽和狀態(tài),這也有利于縮短V5由導(dǎo)通向截止轉(zhuǎn)換的時間。
當(dāng)V2由導(dǎo)通轉(zhuǎn)為截止后,由于V6仍處于導(dǎo)通狀態(tài),為V5基區(qū)存儲電荷的泄放提供了低阻通路,加速了V5的截止,從而縮短了關(guān)閉時間。
三、電壓傳輸特性和噪聲容限
1.電壓傳輸特性

2.關(guān)門電平、開門電平和閾值電壓
?。?)關(guān)門電平
在保證輸出為標(biāo)準(zhǔn)高電平USH ( 常取USH=3V)時,允許輸入低電平的值稱為關(guān)門電平,用UOFF表示。由上圖可得UOFF≈1.0V.顯然,只有當(dāng)輸入uI<UOFF時,與非門才關(guān)閉,輸出高電平。
?。?)開門電平
在保證輸出為標(biāo)準(zhǔn)低電平USL(常取USL=0.3V)時,允許輸入高電平的最小值稱為開門電平,用UON表示。由上圖可得UON≈1.2V.顯然,只有當(dāng)uI>UON時,與非門才開通,輸出低電平。
?。?)閾值電壓
工作在電壓傳輸特性轉(zhuǎn)折區(qū)中點對應(yīng)的輸入電壓稱為閾值電壓,又稱門檻電平。
3.噪聲容限 搞干擾能力
VNL(低電平噪聲容限)= VOFF-VIL
VNL(高電平噪聲容限)= VIH-VON
四、輸入負(fù)載特性

五、輸出負(fù)載特性
輸出電壓U0隨負(fù)載電流i0變化的特性曲線稱為輸出負(fù)載特性。


3.3.2 低功耗肖特基系列
1.功耗低
為了降低功耗,大幅度地提高了電路中各電阻的阻值,同時將R5由接地改為接輸出端,減少了V3導(dǎo)通時在R5上的功耗,從而降低了整個電路的功耗,其功耗約為2mW,僅為CT74S系列的1/10.

2.工作速度高
為了提高工作速度,電路采用了以下措施:
?。?)電路中采用了抗飽和三極管和由V6、RB和RC組成的有源泄放電路。
?。?)輸入級的多發(fā)射極管V1改用沒有電荷存儲效應(yīng)的肖特基勢壘二極管SBD代替。這 樣,在輸入信號變化時,瞬態(tài)響應(yīng)快,提高了工作速度。
?。?)在輸出級和中間級之間接人了VD4和VD5兩個SBD.
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處:維庫電子市場網(wǎng)”的所有作品,版權(quán)均屬于維庫電子市場網(wǎng),轉(zhuǎn)載請必須注明維庫電子市場網(wǎng),http://www.58mhw.cn,違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品,目的在于傳遞更多信息,并不代表本網(wǎng)贊同其觀點或證實其內(nèi)容的真實性,不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個人從本網(wǎng)轉(zhuǎn)載時,必須保留本網(wǎng)注明的作品出處,并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題,請在作品發(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系,否則視為放棄相關(guān)權(quán)利。














