微電子行業(yè)標(biāo)準(zhǔn)制定的JEDEC 固態(tài)技術(shù)協(xié)會(huì)今天宣布發(fā)布 JESD79-5C DDR5 SDRAM 標(biāo)準(zhǔn)。JEDEC DDR5 SDRAM 標(biāo)準(zhǔn)的這一重要更新包括旨在提高可靠性和安全性并增強(qiáng)從高性能服務(wù)器到人工智能和機(jī)器學(xué)習(xí)等新興技術(shù)的各種應(yīng)用的性能的功能。JESD79-5C 現(xiàn)在可以從JEDEC 網(wǎng)站。
　　JESD79-5C 引入了一種創(chuàng)新解決方案來提高 DRAM 數(shù)據(jù)完整性，稱為每行激活計(jì)數(shù) (PRAC)。PRAC 以字線粒度計(jì)數(shù) DRAM 激活。當(dāng)啟用 PRAC 的 DRAM 檢測(cè)到激活次數(shù)過多時(shí)，它會(huì)提醒系統(tǒng)暫停流量并指定采取緩解措施的時(shí)間。這些相互關(guān)聯(lián)的行動(dòng)鞏固了 PRAC 提供基本準(zhǔn)確且可預(yù)測(cè)的方法的能力，通過 DRAM 和系統(tǒng)之間的密切協(xié)調(diào)來解決數(shù)據(jù)完整性挑戰(zhàn)。
　　JESD79-5C DDR5 提供的其他功能包括：
　　將定時(shí)參數(shù)定義從 6800 Mbps 擴(kuò)展至 8800 Mbps包含 DRAM 時(shí)序和 Tx/Rx AC 時(shí)序擴(kuò)展至 8800 Mbps，而之前的版本僅支持多 6400 個(gè)時(shí)序參數(shù)和多 7200 個(gè) DRAM 時(shí)序的部分片段引入自刷新退出時(shí)鐘同步以優(yōu)化 I/O 訓(xùn)練
　　合并 DDP（雙芯片封裝）時(shí)序
　　棄用 PASR（部分陣列自刷新）以解決安全問題JEDEC 董事會(huì)主席 Mian Quddus 表示：“我很高興強(qiáng)調(diào) JEDEC 固態(tài)內(nèi)存 JC-42 委員會(huì)為推進(jìn) DDR5 標(biāo)準(zhǔn)所做的合作努力。”他補(bǔ)充道：“JESD79-5C 的突破性新功能旨在滿足各種應(yīng)用中不斷變化的行業(yè)對(duì)安全性、可靠性和性能的需求。”
　　“JC-42 委員會(huì)很高興推出 PRAC，這是一款有助于確保 DRAM 數(shù)據(jù)完整性的綜合解決方案，作為 DDR5 更新的一個(gè)組成部分。JC-42 委員會(huì)主席 Christopher Cox 表示，我們正在努力將該功能整合到 JEDEC 內(nèi)的其他 DRAM 產(chǎn)品系列中。