集成了FPGA架構(gòu)、硬核CPU子系統(tǒng)以及其他硬核 IP的半導(dǎo)體器件 SoC FPGA已經(jīng)發(fā)展到了一個(gè)“關(guān)鍵點(diǎn)”，它在今后十年中會(huì)得到廣泛應(yīng)用，為系統(tǒng)設(shè)計(jì)人員提供更多的選擇。FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

　　SoC的定義多種多樣，由于其內(nèi)涵豐富、應(yīng)用范圍廣，很難給出準(zhǔn)確定義。一般說來， SoC稱為系統(tǒng)級(jí)芯片，也有稱片上系統(tǒng)，意指它是一個(gè)產(chǎn)品，是一個(gè)有專用目標(biāo)的集成電路，其中包含完整系統(tǒng)并有嵌入軟件的全部?jī)?nèi)容。同時(shí)它又是一種技術(shù)，用以實(shí)現(xiàn)從確定系統(tǒng)功能開始，到軟/硬件劃分，并完成設(shè)計(jì)的整個(gè)過程。

　　隨著SoC FPGA時(shí)代的來臨，系統(tǒng)設(shè)計(jì)人員在選擇這些器件時(shí)需要考慮以下關(guān)鍵策略問題：

　　·哪些器件會(huì)經(jīng)歷“平臺(tái)效應(yīng)”，使得供應(yīng)商、輔助支撐系統(tǒng)以及用戶之間出現(xiàn)“自我增強(qiáng)循環(huán)”

　　·哪些器件能夠在多種選擇中支持IP重用

　　·哪些FPGA技術(shù)能夠限度的降低成本，提高性能

　　SoC FPGA的關(guān)鍵點(diǎn)

　　業(yè)界集成FPGA和CPU系統(tǒng)在個(gè)十年發(fā)展中既有成功也有失敗。初的SoC FPGA在商業(yè)上并不是很成功，而 FPGA中的軟核 CPU得到了廣泛應(yīng)用，這表明市場(chǎng)對(duì)FPGA和CPU技術(shù)集成有基本的需求。

　　推動(dòng)業(yè)界這一關(guān)鍵點(diǎn)出現(xiàn)的關(guān)鍵因素包括： 計(jì)算功效 、FPGA過渡到前沿工藝技術(shù) 、FPGA在嵌入式系統(tǒng)中的應(yīng)用、摩爾定律的經(jīng)濟(jì)現(xiàn)實(shí) 、CPU在體系結(jié)構(gòu)上的增強(qiáng)。

　　計(jì)算功效

　　計(jì)算的發(fā)展趨勢(shì)是并行處理，近期集中在處理器從高成本的單核處理發(fā)展到多核實(shí)現(xiàn)上。在提高計(jì)算性能的同時(shí)降低功耗，這促使人們采用FPGA邏輯作為CPU的硬件加速器。

　　一個(gè)SoC FPGA系統(tǒng)提高了功效，實(shí)現(xiàn)了靈活的軟件劃分。SoC FPGA支持?jǐn)?shù)百路數(shù)據(jù)信號(hào)連接不同的功能區(qū)，實(shí)現(xiàn)每秒100-gigabits帶寬，甚至更大的帶寬，其延時(shí)在納秒級(jí)，性能和延時(shí)比分立器件要高幾個(gè)數(shù)量級(jí)。

　　性能的提高以及存儲(chǔ)器訪問功能支持采用 FPGA來實(shí)現(xiàn)功能更強(qiáng)的加速器，以滿足各種各樣的計(jì)算要求。由于硬件加速器在功效上要比 CPU高 1，000多倍，因此，與簡(jiǎn)單的多核并行方法相比，采用 SoC FPGA進(jìn)行設(shè)計(jì)是實(shí)現(xiàn)高功效計(jì)算較好的方法。

　　FPGA過渡到前沿工藝技術(shù)

　　在 2000年，的 FPGA采用了 130-nm工藝技術(shù)進(jìn)行開發(fā)，而目前的 CPU采用的是90-nm工藝技術(shù)。由于有更的 CPU，因此，代 SoC FPGA的推出有些滯后。然而，當(dāng)今的前沿 FPGA采用 28-nm工藝技術(shù)，相對(duì)而言只有很少的商用 CPU或者ASSP使用了這一工藝技術(shù)。FPGA在工藝技術(shù)上的優(yōu)勢(shì)明顯增強(qiáng)了這些集成器件的市場(chǎng)潛力，供應(yīng)商也傾向于在這方面加大投入，如圖1所示。

　　FPGA在嵌入式系統(tǒng)中的應(yīng)用

　　FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。

　　在2000年，對(duì)于大部分嵌入式系統(tǒng)應(yīng)用，F(xiàn)PGA還是相對(duì)比較昂貴的器件，結(jié)果，與相應(yīng)的 CPLD或者 PAL相比，其應(yīng)用相對(duì)較少。然而，在過去十年中，基于 SRAM的 FPGA在降低成本上超越了CMOS，由此，EE Times年度嵌入式調(diào)查表明，接近50%的嵌入式系統(tǒng)采用了FPGA。

　　集成了 FPGA架構(gòu)、硬核 CPU子系統(tǒng)以及其他硬核 IP的半導(dǎo)體器件 SoC FPGA已經(jīng)發(fā)展到了一個(gè)“關(guān)鍵點(diǎn)”，它在今后十年中會(huì)得到廣泛應(yīng)用，為系統(tǒng)設(shè)計(jì)人員提供更多的選擇。對(duì)于在 FPGA上開發(fā)的系統(tǒng)，這些 SoC FPGA完善了十多年以來的軟核 CPU以及其他軟核 IP。

　　這一關(guān)鍵點(diǎn)的主要推動(dòng)因素包括：過渡到并行和多核處理，以提高功效；FPGA成為前沿的新半導(dǎo)體工藝技術(shù)；嵌入式系統(tǒng)中越來越多的使用了FPGA;摩爾定律的經(jīng)濟(jì)現(xiàn)實(shí)；CPU在體系結(jié)構(gòu)上的增強(qiáng)。

　　隨著SoC FPGA時(shí)代的來臨，系統(tǒng)設(shè)計(jì)人員在選擇這些器件時(shí)需要考慮以下關(guān)鍵策略問題：

　　·哪些器件會(huì)經(jīng)歷“平臺(tái)效應(yīng)”，使得供應(yīng)商、輔助支撐系統(tǒng)以及用戶之間出現(xiàn)“自我增強(qiáng)循環(huán)”

　　·哪些器件能夠在多種選擇中支持IP重用

　　·哪些FPGA技術(shù)能夠限度的降低成本，提高性能

　　SoC FPGA的關(guān)鍵點(diǎn)

　　業(yè)界集成FPGA和CPU系統(tǒng)在個(gè)十年發(fā)展中既有成功也有失敗。初的SoC FPGA在商業(yè)上并不是很成功，而 FPGA中的軟核 CPU得到了廣泛應(yīng)用，各種新的因素改變了業(yè)界環(huán)境，導(dǎo)致關(guān)鍵點(diǎn)的出現(xiàn)，SoC FPGA將在市場(chǎng)上獲得非常廣泛的應(yīng)用。

　　推動(dòng)業(yè)界這一關(guān)鍵點(diǎn)出現(xiàn)的關(guān)鍵因素包括： 計(jì)算功效 、FPGA過渡到前沿工藝技術(shù) 、FPGA在嵌入式系統(tǒng)中的應(yīng)用、摩爾定律的經(jīng)濟(jì)現(xiàn)實(shí) 、CPU在體系結(jié)構(gòu)上的增強(qiáng)。

　　計(jì)算功效

　　計(jì)算的發(fā)展趨勢(shì)是并行處理，近期集中在處理器從高成本的單核處理發(fā)展到多核實(shí)現(xiàn)上。在提高計(jì)算性能的同時(shí)降低功耗，這促使人們采用FPGA邏輯作為CPU的硬件加速器。

　　一個(gè)SoC FPGA系統(tǒng)提高了功效，實(shí)現(xiàn)了靈活的軟件劃分。SoC FPGA支持?jǐn)?shù)百路數(shù)據(jù)信號(hào)連接不同的功能區(qū)，實(shí)現(xiàn)每秒100-gigabits帶寬，甚至更大的帶寬，其延時(shí)在納秒級(jí)，性能和延時(shí)比分立器件要高幾個(gè)數(shù)量級(jí)。單個(gè)集成平臺(tái)支持存儲(chǔ)器控制器的共享，寬帶存儲(chǔ)器可以訪問硬件加速器。

　　性能的提高以及存儲(chǔ)器訪問功能支持采用 FPGA來實(shí)現(xiàn)功能更強(qiáng)的加速器，由于硬件加速器在功效上要比 CPU高 1，000多倍，因此，與簡(jiǎn)單的多核并行方法相比，采用 SoC FPGA進(jìn)行設(shè)計(jì)是實(shí)現(xiàn)高功效計(jì)算較好的方法。

　　摩爾定律的經(jīng)濟(jì)現(xiàn)實(shí)

　開發(fā) CMOS半導(dǎo)體的制造設(shè)施成本大約在60億到10億美元。由于需要4千萬美元的成本來開發(fā)新半導(dǎo)體器件，因此，在典型的利潤(rùn)模型中，半導(dǎo)體器件應(yīng)能夠獲得 1億美元的毛利潤(rùn)，20%的收益要花在研發(fā)上。典型的毛利潤(rùn)是50%時(shí)，企業(yè)至少要占據(jù)2億美元的市場(chǎng)份額。在今后的工藝技術(shù)中，半導(dǎo)體的成本會(huì)越來越高，這一成本結(jié)構(gòu)使得開發(fā)固定功能半導(dǎo)體器件很難獲得較好的經(jīng)濟(jì)回報(bào)，這表明在可編程邏輯技術(shù)上的投入會(huì)越來越多。

　　CPU在體系結(jié)構(gòu)上的增強(qiáng)

　　嵌入式處理這一術(shù)語(yǔ)涵蓋了多種應(yīng)用，從對(duì)成本非常敏感的4位處理器到非常復(fù)雜的多核64位處理器。對(duì)于其規(guī)模和多樣性而言，嵌入式市場(chǎng)總體上向速度更快、功能更強(qiáng)的處理器發(fā)展；同時(shí)，四種應(yīng)用廣泛的體系結(jié)構(gòu)進(jìn)一步增強(qiáng)了對(duì)32位 CPU系列的支持，之所以對(duì)其進(jìn)行增強(qiáng)，主要是因?yàn)檐浖匦院凸δ苤赜谩?/P>

　　平臺(tái)效應(yīng)

　　生產(chǎn)商、用戶和輔助支撐系統(tǒng)在產(chǎn)品上彼此之間會(huì)有影響時(shí)，就會(huì)出現(xiàn)網(wǎng)絡(luò)效應(yīng)， 或者稱為平臺(tái)效應(yīng)。平臺(tái)效應(yīng)的基本原理是某一種產(chǎn)品或者標(biāo)準(zhǔn)的應(yīng)用越多，它在用戶基礎(chǔ)和輔助支撐系統(tǒng)中的價(jià)值就越高。結(jié)果，用戶基礎(chǔ)和輔助支撐系統(tǒng)就會(huì)在這種技術(shù)上加大投入，從而吸引更多的應(yīng)用，產(chǎn)生一種自我增強(qiáng)的良性循環(huán)。

　　一般而言，有可能產(chǎn)生自我增強(qiáng)循環(huán)的產(chǎn)品將會(huì)在這種循環(huán)中不斷發(fā)展，這是因?yàn)閰⑴c到新產(chǎn)品中的所有成員都會(huì)獲得較高的 ROI。

　　SoC FPGA極有可能看到這種平臺(tái)效應(yīng)。隨著 SoC FPGA的不斷發(fā)展，用戶將非常愿意重新使用他們?cè)诙喾N系統(tǒng)中使用過的 FPGA IP和設(shè)計(jì)軟件。支持多家供應(yīng)商和CPU體系結(jié)構(gòu)的SoC FPGA平臺(tái)很有可能觸發(fā)這種平臺(tái)效應(yīng)，幫助這些用戶和輔助支撐系統(tǒng)成員獲得很大的優(yōu)勢(shì)。

　　Altera的方法

　　Altera 的主流FPGA分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。

　　Altera在嵌入式系統(tǒng)上進(jìn)行了多年的創(chuàng)新投入后，建立一個(gè)基于一種FPGA設(shè)計(jì)流程方法的多家供應(yīng)商、多CPU體系結(jié)構(gòu)SoC FPGA平臺(tái)。FPGA設(shè)計(jì)流程方法可以用作多種 SoC FPGA的基礎(chǔ)，以及使用軟核 CPU和其他軟核IP的SoC解決方案。這種集成方法在一種 FPGA體系結(jié)構(gòu)和設(shè)計(jì)流程中統(tǒng)一了三種主要的CPU體系結(jié)構(gòu)以及的基于FPGA的軟核CPU。

　　推動(dòng)創(chuàng)新

　　FPGA設(shè)計(jì)流程集成方法旨在激勵(lì)輔助支撐系統(tǒng)從主要處理器體系結(jié)構(gòu)轉(zhuǎn)向投入單一FPGA平臺(tái)和工具流程，從而帶來豐富的工具、應(yīng)用軟件、操作系統(tǒng)軟件和知識(shí)支持。隨著數(shù)百家輔助支撐系統(tǒng)成員在 CPU體系結(jié)構(gòu)上的投入，這一 FPGA平臺(tái)及其越來越多的工具、軟件和IP應(yīng)用越來越廣泛。

　　提供功能強(qiáng)大的工具和IP

　　這一多供應(yīng)商平臺(tái)的關(guān)鍵組成是對(duì) FPGA邏輯進(jìn)行編程的 Quartus. II軟件流程。除了這些優(yōu)點(diǎn)，Quartus II軟件還包括 Qsys系統(tǒng)集成工具，它采用了 Altera的第二代交換架構(gòu)技術(shù)，用于加速軟核 IP的開發(fā)、重用和集成?；?GUI的 Quartus II軟件有的網(wǎng)絡(luò)版和擁有完全許可的版本，其設(shè)計(jì)流程包括系統(tǒng)設(shè)計(jì)和時(shí)序收斂方法、在系統(tǒng)驗(yàn)證以及第三方 EDA工具支持，滿足了效能和性能需求。

　　除了 Altera傳統(tǒng)的 Avalon 。存儲(chǔ)器映射接口和數(shù)據(jù)通路總線接口規(guī)范， Qsys還支持ARM AXI.標(biāo)準(zhǔn)，可以采用自動(dòng)的“混合匹配”方法來集成基于Avalon的IP和基于 AXI的 IP。Qsys支持您利用直觀快速的設(shè)計(jì)經(jīng)驗(yàn)，在通用平臺(tái)上方便的進(jìn)行設(shè)計(jì)重用和在系統(tǒng)驗(yàn)證。

　　定制 28-nm 系列器件

　　Altera的 28-nm FPGA系列器件是業(yè)界的器件，針對(duì)用戶的各種設(shè)計(jì)需求進(jìn)行定制。Altera為各種終應(yīng)用需求提供非常優(yōu)異的FPGA體系結(jié)構(gòu)和工藝技術(shù)——性能的高密度 Stratix. V器件，成本的大批量 Cyclone. V器件，以及在性能和成本上達(dá)到均衡的中端 Arria. V器件。

　　自二十年前發(fā)明世界上個(gè)可編程邏輯器件開始，Altera公司（NASDAQ：ALTR）秉承了創(chuàng)新的傳統(tǒng)，是世界上“可編程芯片系統(tǒng)”（SOPC）解決方案倡導(dǎo)者。Altera結(jié)合帶有軟件工具的可編程邏輯技術(shù)、知識(shí)產(chǎn)權(quán)（IP）和技術(shù)服務(wù)，在世界范圍內(nèi)為14,000多個(gè)客戶提供高質(zhì)量的可編程解決方案。我們新產(chǎn)品系列將可編程邏輯的內(nèi)在優(yōu)勢(shì)——靈活性、產(chǎn)品及時(shí)面市——和更性能以及集成化結(jié)合在一起，專為滿足當(dāng)今大范圍的系統(tǒng)需求而開發(fā)設(shè)計(jì)。的SoC FPGA將含有基于ARM Cortex-A9MP內(nèi)核的處理器模塊，如圖2所示：

　　Altera SoC FPGA體系結(jié)構(gòu)在 ARM-Cortex A9子系統(tǒng)中將含有多種硬核 IP，以及高性能多端口存儲(chǔ)器控制器，以提高存儲(chǔ)器帶寬。Qsys、Quartus II軟件以及ARM聯(lián)絡(luò)社區(qū)軟件工具相結(jié)合后，這一器件將是一種性價(jià)比非常高的系統(tǒng)設(shè)計(jì)選擇，它利用標(biāo)準(zhǔn)工具流程提高了效能，支持新開發(fā)和驗(yàn)證。

　　結(jié)論

　　SoC FPGA時(shí)代已經(jīng)來臨。在關(guān)鍵經(jīng)濟(jì)、技術(shù)和市場(chǎng)因素的推動(dòng)下，這些器件達(dá)到了關(guān)鍵點(diǎn)，很多供應(yīng)商已經(jīng)發(fā)布了這些器件，或者開始發(fā)售。執(zhí)行管理人員和系統(tǒng)規(guī)劃人員在評(píng)估系統(tǒng)解決方案時(shí)應(yīng)認(rèn)真考慮平臺(tái)效應(yīng)、IP重用以及 FPGA工藝技術(shù)優(yōu)勢(shì)。

　　Altera為 SoC FPGA器件和軟核 CPU解決方案提供公共 FPGA平臺(tái)。這種合作關(guān)系能夠?qū)崿F(xiàn)業(yè)界應(yīng)用廣泛的CPU體系結(jié)構(gòu)及其輔助支撐系統(tǒng)，繼承相同的 FPGA設(shè)計(jì)流程，從而在這一平臺(tái)上增強(qiáng)了IP重用，提高了靈活性。